广告

从关键路径中去除扫描测试

2016-09-26 Ron Press 阅读:
DFT(可测试性设计)工具的应用,使得设计更易于测试和生成生产测试模式。通常大多数DFT都是在设计周期的后期才开始修改设计,而生成测试模式也往往在设计完成的关键路径之中。近几年,DFT和模式生成已发生转变,即在设计开发流程中的更早阶段就可进行。

随着集成电路复杂性与集成度的不断发展, 开发流程也面临着更多的挑战。然而市场收益率则要求尽可能加快产品设计和生产的速度。DFT(可测试性设计)工具的应用,使得设计更易于测试和生成生产测试模式。通常大多数DFT都是在设计周期的后期才开始修改设计,而生成测试模式也往往在设计完成的关键路径之中。近几年,DFT和模式生成已发生转变,即在设计开发流程中的更早阶段就可进行。vWLednc

通过将设计中的序列元素配置到多个移位寄存器来测试逻辑,这类技术被称为扫描链,可用于后续测试机台的加载和卸载。扫描链使得ATPG(自动测试模式生成器)能自动并且高效地测试任何类型的设计。但是,随着设计规模越来越大,测试时间和数据也在不断增加。因此,大约15年前扫描链接口中新增了嵌入式压缩逻辑,从而节省了百倍以上的测试时间和数据。图1显示了扫描压缩的常规设置。vWLednc

20160926A02vWLednc

图1:嵌入式测试压缩现已成为测试IC的标准方法。vWLednc

vWLednc

传统做法是,在完成门级设计之后才添加压缩逻辑,这样设计人员才能准确了解存在的扫描链数量。如图2所示,DFT的第一个“左移”操作是为了在RTL(寄存器传输级)设计或者更早阶段创建嵌入式压缩逻辑。vWLednc

20160926A03vWLednc

图2:压缩插入可以移至RTL之前,使其独立于合成。vWLednc

vWLednc

对于嵌入式压缩近期的功能,您可以估计用于嵌入式压缩的内部扫描链的最大范围,然后把规格指定稍微做严格一些。这样,在设计流程的早期,甚至在设计RTL准备好之前就可完成用于嵌入式压缩的RTL。如果部分扫描链或扫描通道未使用,压缩和模式生成工具仍可高效工作。这样即使后续由于工程变更而在设计流程后期新增扫描链,抑或是由于加入测试点(如EDT测试点)而增加扫描链,都能灵活处理。测试压缩逻辑也具有足够的灵活性,可以使用不同数量的输入通道,由于封装或测试仪的限制都可能会引起改变。vWLednc

另一个重要的行业问题在于如何处理不断扩大的设计规模。在RTL阶段插入嵌入式压缩,能更早完成DFT工作,但是模式生成仍然需要门级设计。随着设计规模的不断扩大,要求一周内完成4千万门设计的模式生成都很常见,现在还出现了超过5亿门的设计。vWLednc

此行业对上述超大型设计的最大贡献在于另一个“左移”操作。如图3所示,模式生成会被提前到单个模块就绪之时,这样就摆脱了在模式生成之前必须等待实施完整的顶层IC设计(这会将其置于关键路径中)的限制。由此,模式生成就处于设计的更小部分中,进而可以提高速度并且仅需要小型的工作站即可完成。但对许多设计而言,在设计流程的更早阶段中完成模式生成更为重要。在模块级别完成DFT和模式生成被称为层次化DFT。这是一种即插即用的方法,可将模式生成移出关键路径。vWLednc

20160926A04vWLednc

图3:将模式生成移至模块级别,以用于大型设计。vWLednc

vWLednc

通过将DFT插入和模式生成移至流程的较早期阶段,可以将DFT移出关键开发路径。因此,能在更为切实可行的时间内解决DFT和测试覆盖率的问题。此外,当压缩逻辑(以及BIST)在RTL中插入,它就可独立于合成工具,进而提供更大的灵活性。vWLednc

(作者:Ron Press,Mentor Graphics公司)vWLednc

《电子技术设计》2016年10月刊版权所有,谢绝转载。vWLednc

20160630000123vWLednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • “中国IC设计成就奖”提名产品简介:IVCR1401 35V 4A Si IVCR1401是一款4A单通道高速智能栅极驱动器,能够高效,安全地驱动SiC MOSFET和IGBT, 对比传统的栅极驱动,8引脚设计更简洁,使用更方便,能大大节约开发时间成本。
  • “中国IC设计成就奖”提名产品简介:显示触控一体化驱动 集创北方研发的显示触控一体化驱动芯片(TDDI)突破了CDMA抗干扰技术、驱动控制与触控侦测分时复用全驱动技术、减光罩、低功耗等前沿技术,形成了TDDI特有的显示横纹 (Hline)解决方案
  • “中国IC设计成就奖”提名产品简介:高可靠性隔离式双通 纳芯微NSi6602-Q1是国内首款车规级高压隔离半桥驱动芯片,该芯片集高隔离耐压、高可靠性、高集成度、低延时、灵活封装配置等特性于一体,可应用在车载电源OBC/DCDC、车载电驱、充电桩、光伏储能、数字电源等泛能源重点发展领域。
  • Microchip模拟嵌入式SuperFlash技术助力存算一体创新 SuperFlash memBrain存储器解决方案使知存科技片上系统(SoC)能够满足最苛刻的神经处理成本、功耗和性能要求
  • “中国IC设计成就奖”提名产品简介:数字隔离器Pai122M3 荣湃数字隔离器产品采用自主知识产权的智能分压技术开发设计而成,相比同类隔离产品,该专利技术可以实现更低的功耗,更高的速率和更优的时序特性。智能分压技术相比传统隔离传输技术,采用更简洁的电路架构实现更优的隔离传输性能,采用智能分压锁存放大模块电路,替代传统架构中的高频发生电路,高频调制电路和高频解调三部分电路,因此芯片面积只有传统架构芯片面积的1/2~1/3。
  • “中国IC设计成就奖”提名产品简介:集成隔离电源的隔离 CA-IS3062W是川土微电子在2020年12月推出的一款隔离式控制区域网络(CAN)物理层收发器,同时内部集成隔离式DC-DC转换器。符合ISO11898-2标准的技术规范。此器件采用片上二氧化硅(SiO2)电容作为隔离层,在CAN协议控制器和物理层总线之间创建一个完全隔离的接口,配合内部集成的隔离式DC-DC,可隔绝噪声和干扰并防止损坏敏感电路。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了