东京工业大学研究人员介绍了一种实现硅功率晶体管节能的新途径——通过一种三维方法达到器件的特征尺寸缩小。据报道，通过缩小所有三个维度的尺寸，一种低成本的硅功率晶体管结构的效率得到提高。
上述研究小组发现，虽然据报道利用碳化硅(SiC)或氮化镓(GaN)等其它材料能够实现能效的提升，但人们仍在积极寻求找到广泛使用且便宜的标准硅器件的节能方案。东京工业大学的K Tsutsui及日本的同事们一直在研究硅绝缘栅双极型晶体管(IGBT)。虽然IGBT的效率不错，但减小导通电阻或集电极到发射极饱和电压(Vce(sat))有助于进一步提高这些器件的能效。
前期的研究已经在“注入增强(IE)效应”中突出了这些提升，IE效应可以产生更多的电荷载流子，进而减小Vce(sat)。虽然通过减小器件结构中的台面宽度也能达到这个目的，但台面电阻会跟着增加。降低台面高度有助于解决电阻增加的问题，但又容易阻碍( IE)效应。因此，研究人员通过缩小台面宽度、栅极长度和MOSFET中的氧化物厚度来增强IE效应，从而将Vcd ( sat)从1.70V减小到1.26V。在这些改变的基础上，研究人员还使用了更低的栅极电压，这对于CMOS集成是有好处的。
图：标示出台面宽度(S)、栅极长度( Lg)、MOSFET中的氧化物厚度(tox)、晶胞间距(W)和沟道深度(DT)的沟槽栅IGBT示意图。
他们总结道：“我们首次通过实验证实，通过缩小IGBT的横向和纵向维度尺寸，同时降低栅极电压可以显著地降低Vv。”
研究人员将MOSFET中的台面宽度、栅极长度和氧化物厚度减小到1/k倍，并将k值为1和3的器件进行比较。因为窄台面的制造可能会引起问题，所以他们将沟道深度也减少了1/k倍。虽然这样做对IE效应有轻微的负面效应，但对于制造的方便性和成本来说有很大的好处，而且(Vce(sat))与沟道深度的相关性似乎很小。栅极电压也被降低了1/k倍，而晶胞间距保持在16μm。在沟槽栅IGBT示意图中标示出来的有：台面宽度(S)、栅极长度(Lg) 、MOSFET中的氧化物厚度(tox)、晶胞间距(W)和沟道深度(DT)。
《电子技术设计》2017年1月刊版权所有，谢绝转载。
最前沿的电子设计资讯
