向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

如何用Silicon Labs的时序解决方案简化FPGA参考时钟设计

时间:2018-10-25 阅读:
高端FPGA是片上系统(SoC)器件,内置处理内核,例如ARM Cortex内核,它们具有自己的一套参考时钟,或者,它们具有嵌入式串并转换器(SERDES),为了满足最终应用的误码率(BER)规范,而对抖动具有严格要求。

现场可编程门阵列(FPGA)在众多高性能应用中发挥着关键作用。它们被广泛用于数据中心,工业应用,如广播视频、打印成像、医疗成像、工业控制、相机、会议和协作、数字标牌等等应用。fYuednc

与前几代不同,目前的FPGA需要使用多个参考时钟(图1),这些时钟对精度要求很高,而无法采用某个基准频率时钟,对其进行整除而得到。高端FPGA是片上系统(SoC)器件,内置处理内核,例如ARM Cortex内核,它们具有自己的一套参考时钟,或者,它们具有嵌入式串并转换器(SERDES),为了满足最终应用的误码率(BER)规范,而对抖动具有严格要求。fYuednc

001ednc20181025fYuednc

图1:高端FPGA系统中常见的一些参考时钟频率(图片来源:Silicon Labs)fYuednc

本白皮书将讨论设计人员如何使用Silicon Labs创新的时序解决方案系列来满足这些新要求,并使用英特尔Stratix 10 FPGA给出了设计实例。fYuednc

时钟参考架构:需要更好的方法

要想在满足严格空间限制和更紧上市时间的同时实现复杂的时钟树,需要使用新的时钟发生器设计方法。如图2(a)所示,传统架构基于简单的整数N分频锁相环(PLL),它以所需频率的倍数产生压控振荡器(VCO)输出;VCO提供一个R分频模块,进而产生最终输出。fYuednc

002ednc20181025fYuednc

图2:(a)传统PLL和(b)MultiSynth时钟发生架构的比较(图片来源:Silicon Labs)fYuednc

在此架构中,输出时钟频率是输入时钟频率和PLL分频器值的函数,如下所示:fYuednc

003ednc20181025fYuednc

基于单PLL的传统架构适用于对参考输入实现简单的整数时钟倍增,或基于某个晶振输入来实现时钟生成。然而,高端FPGA需要多个非整数相关的频率:为了支持每个独特的频率规划,必须对晶振频率进行更改。设计人员必须使用一个或多个定制晶振和多个时钟发生器IC来生成一组所需频率,从而导致整体解决方案的成本、复杂性和功耗增加。fYuednc

如图2(b)所示,Silicon Labs的MultiSynth™小数分频器专利架构解决了这个问题。MultiSynth架构用小数N分频器替换了图2(a)中的R分频模块,该分频器可在两个最接近的整数分频器值之间无缝切换,从而产生具有零ppm误差的精确输出时钟频率。fYuednc

此过程会产生相位误差:为了消除相位误差,MultiSynth模块会计算小数N分频器时钟与所需输出时钟之间的相对相位差,并动态调整相位以匹配理想的时钟波形。fYuednc

该技术可以在不牺牲抖动性能的情况下生成任何输出时钟频率。fYuednc

Silicon Labs面向FPGA设计的时序解决方案

Multisynth架构在Silicon Labs的时序解决方案组合中得到了很好的应用,其中包括业界最广泛的晶体振荡器、时钟发生器、时钟缓冲器和抖动衰减器系列产品组合。fYuednc

 

OscillatorsfYuednc

Clock GemsfYuednc

JA ClocksfYuednc

<100fs RMSfYuednc

Si54xfYuednc

Si5391fYuednc

Si539xfYuednc

100-200fs RMSfYuednc

 fYuednc

Si5341/0fYuednc

Si534xfYuednc

200-500fs RMSfYuednc

Si53xfYuednc

Si5332fYuednc

Si532xfYuednc

500-800fs RMSfYuednc

Si59xfYuednc

Si51xfYuednc

Si5338fYuednc

 fYuednc

>1ps RMSfYuednc

 fYuednc

Si5351/0fYuednc

 fYuednc

图3:Silicon Labs时序解决方案组合结合了频率灵活性与同类最佳抖动性能(图片来源:Silicon Labs)fYuednc

时钟发生器或抖动衰减时钟可提供多达12个输出,其最大频率为1028MHz,典型抖动低至69fs RMS。一系列输出类型均可支持,包括LVPECL、LVDS、HCSL、CML和LVCMOS。fYuednc

图3按抖动性能级别划分对该产品组合进行了概要显示:顶部的器件提供最高性能的解决方案,针对最严格要求的最高端应用。fYuednc

集成式LDO可降低噪声并提高性能

除MultiSynth架构外,时钟发生器还包括多种功能,而有助于降低抖动并节省系统成本。例如,电源噪声是高性能时钟器件中的一个重要问题。它以两种方式影响性能:fYuednc

1.它会增加时钟信号电压和内部参考电压的噪声。由于交叉点时间是以内部生成的阈值电压为参考,因此该电压噪声会以时序误差的形式而出现在输出中。fYuednc

2.电源噪声会由PLL中的内部振荡器调制,并导致相位噪声。fYuednc

基于开关拓扑的电源由于其非常高效,因此是大电流、低电压设计的首选。不幸的是,它们也会产生很大的噪声,因此FPGA系统设计人员必须添加低噪声低压差(LDO)线性稳压器、铁氧体磁珠和众多滤波电容,以便在电源噪声到达时钟发生器之前将其消除。这会增加显著的成本并增加电路板尺寸。fYuednc

Silicon Labs的器件在芯片上包含多个LDO,从而大大消除了对这些外部元件的需求。fYuednc

输出缓冲电路的电源采用独立的内部LDO调节,可将时钟输出缓冲电路与电源引脚上的噪声相隔离。内部数字、输入缓冲器和模拟电路的电源还具有独立的内部稳压器电路,可将内部振荡器与外部电源噪声相隔离。fYuednc

电源噪声抑制(PSNR)比是个关键的数据手册参数:下面讨论的最新器件(如Si5341A和Si5332)的PSNR在25kHz时为-100dBc,在1MHz时为-91dBc。fYuednc

因此,这些器件每个电源引脚只需要一对滤波电容,从而大大降低了系统成本和解决方案尺寸。例如,Si5332仅需采用18个电容器,而竞争器件需要用到LDO、电容器、铁氧体磁珠、二极管和电阻器等超过100个额外元器件。fYuednc

004ednc20181025fYuednc

ClockBuilder ProfYuednc

005ednc20181025fYuednc

图4:CBPro软件(图片来源:Silicon Labs)fYuednc

结合时序解决方案产品,Silicon Labs提供多种软件工具来帮助客户开发快速定制的解决方案。fYuednc

ClockBuilder Pro(CBPro)是种软件工具,可简化从时钟树规范到可订购器件的工作。CBPro支持Silicon Labs的Si539x、Si5121x、Si5350/1、Si5338、Si5332、Si534x、Si538x和Si539x时钟发生器和抖动衰减器。fYuednc

该工具使用逐步的GUI格式,其中包含超过175个时钟设计规则,从而减少设计和调试时间。内置时钟布局向导将各个时钟分配给特定输出,从而最大限度地降低串扰的可能性。配置完器件后,即可立即获得具有相位噪声图的定制性能报告。fYuednc

该软件支持直接连接所有相关的EVB和CBPro现场编程器。CBPro还支持在系统编程,允许系统人员在该系统板上重新配置器件。fYuednc

CBPro软件包可免费下载。它包括应用程序可执行文件、发行说明、CLI(命令行界面)文档和一般培训信息。fYuednc

其他软件工具包括相位噪声到抖动计算器,可帮助将FPGA相位噪声规范转换为抖动要求。fYuednc

典型设计流程的示例

开发参考时钟设计包括以下步骤:fYuednc

  1. 定义时钟树:频率、抖动性能、输出信号电平以及与时序要求相关的其他参数。
  2. 根据这组要求,选择符合抖动性能要求和输出数量的时钟发生器。
  3. 使用ClockBuilder Pro输入时钟树要求并创建配置文件。
  4. ClockBuilder Pro会分配一个与所开发配置文件相对应的唯一/自定义的器件号(-xxxxxx后缀)。它还会为客户提供数据手册附录。
  5. 器件号及其关联的配置文件会在Silicon Labs后端系统中自动生成。
  6. 然后即可立即订购样品或量产器件,其可在收到订单后的2周内发货。

英特尔Stratix 10的设计实例

以下是一个使用英特尔®Stratix® 10GX FPGA开发套件中默认频率的设计示例。Stratix 10是英特尔最高性能的FPGA系列——Stratix 10 GX最高可达10TFLOPS,收发器支持高达2.8Gbps。fYuednc

Stratix开发套件中要用到15个参考时钟,如下表所示。它们的范围从50MHz到644.53125MHz,可以发挥各种作用:Stratix 10 FPGA和MAX V CPLD(复杂可编程逻辑器件,一种低成本、更简单的FPGA变种器件)的系统时钟,以及通用通信标准(如以太网、DisplayPort和高速收发器)的参考时钟。fYuednc

DevicefYuednc

ClockfYuednc

Frequency (MHz)fYuednc

LevelfYuednc

FunctionfYuednc

Si5341AfYuednc

REFCLK1fYuednc

155.52fYuednc

LVDSfYuednc

Transceiver ref. clock Bank 1DfYuednc

Si5341AfYuednc

REFCLK_QSFPI1fYuednc

644.53125fYuednc

LVDSfYuednc

QSFP ref. clockfYuednc

Si5341AfYuednc

REFCLK_DPfYuednc

135fYuednc

LVDSfYuednc

DisplayPort ref. clockfYuednc

Si5341AfYuednc

REFCLK4fYuednc

156.25fYuednc

LVDSfYuednc

Transceiver ref. clock Bank 4EfYuednc

Si5341AfYuednc

REFCLK_FMCAfYuednc

625fYuednc

LVDSfYuednc

FMC ref. clockfYuednc

Si5341AfYuednc

FPGA_OSC_CLK1fYuednc

125fYuednc

LVCMOSfYuednc

FPGA configuration clockfYuednc

Si5341AfYuednc

CLK_ENETfYuednc

125fYuednc

LVDSfYuednc

Ethernet clockfYuednc

Si5341AfYuednc

MAXV_OSC_CLK1fYuednc

125fYuednc

LVCMOSfYuednc

MAX V CPLD clockfYuednc

Si5341AfYuednc

CLK_CONFIGfYuednc

125fYuednc

LVCMOSfYuednc

MAX V CPLD clockfYuednc

Si5332fYuednc

CLK_MAXV_50MfYuednc

50fYuednc

LVCMOSfYuednc

MAX V CPLD clockfYuednc

Si5332fYuednc

CLK_FPGA_50MfYuednc

50fYuednc

LVCMOSfYuednc

FPGA clockfYuednc

Si5332fYuednc

PCIE_OB_REFCLKfYuednc

100fYuednc

LVDSfYuednc

Onboard PCIe ref. clkfYuednc

Si5332fYuednc

CLK_HILOfYuednc

133fYuednc

LVDSfYuednc

HiLo memory clockfYuednc

Si5332fYuednc

CLK_FPGA_B3LfYuednc

100fYuednc

LVDSfYuednc

FPGA clock Bank 3LfYuednc

Si5332fYuednc

REFCLK_SDIfYuednc

148.5fYuednc

LVDSfYuednc

SDI ref. clockfYuednc

表1:Stratix 10 GX开发套件中的默认时钟fYuednc

这些时钟仅用两个硅时钟发生器就可提供,如图5所示。fYuednc

 006ednc20181025fYuednc

图5:仅用两个Silicon Labs时钟发生器就可为英特尔Stratix 10开发套件提供所有默认时钟(图片来源:Silicon Labs)fYuednc

该设计中用到了Si5341A和Si5332。为什么选择这些器件?fYuednc

  • 它们可满足英特尔Stratix FPGA规范中对所有参考时钟提出的最大抖动性能要求,并具有足够的裕量。
  • 它们将时钟频率合并为仅使用两个时钟发生器,从而可最大限度地减少pcb占位面积和元件数量,进而降低成本。
  • 它们还提供额外的功能,如输出使能引脚、用于降低EMI的扩频、频率控制/选择等。

Si5341(图6)可提供10个输出:100Hz-1028MHz的频率范围可用于差分输出,或100Hz-250MHz可用于LVCMOS电平,且抖动仅为90fs RMS。可采用晶振或外部差分输入提供输入频率。输出可配置为满足LVDS、LPECL、LVCMOS、CML和HCSL规范。fYuednc

007ednc20181025fYuednc

图6:Si5341可产生十个独立的参考时钟(图片来源:Silicon Labs)fYuednc

其余五个输出则由Si5332提供。该器件配有6个、8个或12个输出。输出时钟可达到333.33MHz差分和170MHz LVCMOS,相位抖动低至175fs RMS,足以满足应用需求。Si5332还提供一个嵌入式晶振,从而可进一步降低成本和尺寸。fYuednc

总结

为高性能FPGA设计设计参考时钟树是一项艰巨的任务,而Silicon Labs的时钟发生器产品组合提供了一种灵活而强大的方法来满足这些严格的要求。得益于ClockBuilder Pro软件工具,设计人员现在可以开发出最佳解决方案并快速评估样品器件。fYuednc

本白皮书演示了使用Silicon Labs解决方案为英特尔Stratix 10 GX提供时钟。fYuednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 如何通过带内管理使UCPE部署更轻松、更具成本效益 您需要多少个NIC才能管理使用服务链式VNF的uCPE? 答案是:一个用于WAN数据,另一个用于每个VNF,一个用于平台?错了! 使用带内管理,可以让所有管理接口和数据流量共享同一物理接口……
  • 轻松实现隔离式SPI通信 SPI通信方法适用的线缆距离不超过10米,通信距离更长时,通常需要用到中继器,这是因为随着线缆增长,其线缆阻抗相应增加,由此导致信号衰减……
  • 中国12.8亿4G用户每年用掉多少流量? 截止2019年年底,国内4G用户总数达到12.8亿户,全年净增1.17亿户,占移动电话用户总数的80.1%。庞大的4G用户基数,带来了巨大的流量……
  • 我国自主研发5G微基站射频芯片流片成功,正在封装测试 HiNOC2.0是我国下一代有线射频宽带广电接入标准,南京宇都HiNOC2.0射频/基带芯片组可实现600兆每秒的下行速率,完全可与国际巨头的同类产品对标。
  • 建设一个5G基站要花多少钱? 建设一个5G基站要花多少钱?近日全球最先规模商用5G网络的韩国运营商终于公开了这一数字。
  • 2020:消费电子产品未来几年趋势预测 一年伊始,正是对未来做些预测的时候。作者对未来几年消费电子产品的发展趋势提出了自己的观点。他认为,深度学习、自动驾驶汽车、5G设备、处理器、电池等将会快速发展,其中深度学习会影响未来的许多应用,包括自动驾驶汽车、网络安全,甚至各国的选举。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告