广告

如何在电压控制电路中使用FET(第五部分)

时间:2018-12-13 作者:Ron Quan 阅读:
本文是本系列文章的最后一部分,将从用于自动设置的偏置伺服电路开始。对于相同的器件型号,FET夹断或阈值电压可能有很大差异。为了正确偏置它们以获得预定的漏源电阻,用户必须手动校准栅极和源极之间的偏置电压。通过匹配的双FET或四FET阵列可以很容易地偏置栅源电压。

本系列文章包括五部分,这是最后一部分,将从用于自动设置的偏置伺服电路开始。对于相同的器件型号,FET夹断或阈值电压可能有很大差异。根据所选择的制造晶圆批次,这些电压也可能变化。为了正确偏置它们以获得预定的漏源电阻,用户必须手动调整并校准栅极和源极之间的偏置电压。我们可以通过匹配的双FET或四FET阵列来偏置栅极到源极电压。在双器件或四器件的一个FET作为参考以精确偏置其余FET的栅极,从而获得所期望的漏源电阻。

对于偏置伺服电路,无论使用哪种匹配的FET,漏源电阻始终都可以正确设置。例如,如果将偏置伺服电路设置为提供10kΩ漏源电阻Rds,你可以插入一个不同批次的双FET(比如LSK489和LSK389),仍然会得到相同的Rds。图40示出了一个带有偏置伺服电路的Wah-Wah可变带通滤波器电路。

DI5-F40-201812.jpg
图40:采用反馈或伺服偏置电路U3和Q1B,可为FET提供正确的栅极电压,以得到期望的漏源电阻。

通过电位器VR2引脚2来设置加到电阻R8的电压,利用具有小直流偏置电压(Vref=+100mV DC)的参考FET Q1B和已知的负载电阻R6,我们可以将Q1B偏置到任何漏源电阻Rds。Q1B具有比较小的DC偏置电压,Vref=+100mV DC,以确保Q1B仍处于三极管或欧姆区域。如果我们设置VR2的滑块电压=Vset来提供一半的电压,即+50mV,将导致偏置伺服电路导通Q1B,直到其漏极电压也为+50mV DC。

如果我们通过10kΩ串联电阻R6在Q1B的漏极得到+100mV的一半即50mV,则漏源电阻也是10kΩ。因为偏置伺服电路是负反馈电路,无论我们在VR2滑块上设置什么电压,都与U3A的(-)输入耦合,其(+)输入一定会通过输入端子上的虚拟短路跟随该电压。由于(+)输入端子连接到Q1B的漏极,因此其漏极电压必须与VR2滑块上的电压相匹配。补偿电容C5可确保电路不振荡。为了获得更好的噪声抑制,C5可以高达1µF。

将Vset设置为VR2的引脚2的电压,求解Q1A的Rds的通用公式为:

DI5-E1-201812.jpg

当参考电压Vref很小(如100mV)时,我们应选择非常小的运算放大器输入失调电压。TL082/TL062/LF353运算放大器的最大失调电压为10mV,不建议使用。可以使用LF412,它具有低至3mV的输入失调电压。当然,也可以使用其它低失调电压运算放大器(见图41、42和43)。

注意,二极管D1可确保参考FET的栅极在导通期间不会正向偏置。如果栅极正向偏置了,偏置伺服电路可能会“卡住”。

就低失真的最大输入信号幅度而言,通常<150mV峰峰值就可以。然而,像VCR11这样的FET通常具有较高的夹断电压,可以容忍>150mV峰峰值的较大输入幅度。

现在让我们看一下图41,这个Wah-Wah压控带通滤波器带有偏置伺服电路,通过Rfb和R4降低失真反馈。

DI5-F41-201812.jpg
图41:使用压控电阻进行反馈时的自动偏置近似。

因为降低失真反馈网络Rfb和R4对栅极具有大约50%的衰减,所以放大器U3B被设置为增益为2以补偿这一衰减。注意R1<<R4,以便保持约50%的衰减。

虽然增加Q1B的栅极电压可以为Q1A获得几乎相同的Rds,但是当Q1A和Q1B的栅极电压相同时,Q1A的漏源电阻实际上要低一些。原因是电阻网络Rfb和R4形成负反馈效应,略微降低了Q1A的Rds。因此Rds_Q1A比Rds_Q1B稍微小一点。

尽管如此,图41仍然提供了一种比手动设置更容易的偏置FET的方法。稍后我们将重新评估一种更准确的方法。

现在,让我们看一下图42中一个相移系统的偏置伺服电路。它使用与图40相同的偏置伺服电路,但压控电阻使用的是MOSFET。注意,D1反向连接,以确保N沟道增强器件在导通时栅源电压不会负得太多。

DI5-F42-201812.jpg
图42:带偏置伺服电路的三阶相移系统。

该电路的总相移为:

DI5-E2-201812.jpg

举例来说,若VR2的引脚2电压Vset=0.033V,那么:

DI5-E3-201812.jpg

注意:-Vsub=-5V至-10V DC,以确保基底偏置正确。

使用1000µF电解电容器(而不是Vww)将调制信号耦合到VR2引脚2,电解电容器的(+)端子位于VR2的引脚2处。

改进的伺服偏置电路可参见图43。

DI5-F43-201812.jpg
图43:使用Wah-Wah电路的VCR反馈电路改进伺服偏置。

为了更准确地确定Q1A的Rds,偏置伺服电路通过U4A复制反馈网络,即U4A“复制”U1A,R10和R9复制Rfb和R4。

我们还应该注意,即使该电路可以更精确地设置正确的栅极偏置电压,但由于Rfb和R4的负反馈效应,Q1A的实际漏源电阻将略微降低。所以,我们将使用“~”代替“=”,而不是直接使用“=”。

偏置由VR2的引脚2上的滑块电压Vset设置,以便:

DI5-E4-201812.jpg

同样地,不使用Vww,调制信号(<20mV峰峰值以确保偏置伺服电路在Vset的范围内)可以通过1000µf电容耦合到VR2引脚2。
注意:通过将FET的漏源电阻设置为更高的值,可以实现更低的失真。例如,将R6设置为51kΩ而不是10kΩ,并将Rds_Q1A设置在>100kΩ的范围内。

对于图41和图43的P沟道JFET器件,使用负Vref,如-100mV DC,而且二极管D1反向连接。对于图42的P沟道MOSFET,也要使用负Vref,如-100mV DC,二极管D1反向连接。

结语

DMOS器件具有极低的漏栅极电容的优势。对于双列直插式封装(DIP)器件(如SD5000系列),请确保通过一个电阻(如1kΩ至10kΩ)对基底引脚施加偏置,其电压源的负电压要足够低,或者低于任何其它引脚的电压。例如,如果最小源电压接地,则基底电压应为-2V至-9V。如果漏极和源极之间的AC信号很小,比如<150mV峰峰值,就可以将基底端子直接连到具有最低源电位的FET源极端子。

有些DMOS FET具有非常低的栅极电容,并且不受内部齐纳二极管的保护,否则会增加更多的栅极电容。SD211和SD214等DMOS器件带有短路线。栅极和源极引线首先焊接到电路上,提供从栅极到源极的DC路径,然后再去除短路线。在去除短路线之前还可以在栅极和源极引线上焊接10kΩ的电阻,但要在将DMOS FET焊接到电路之前。

本文介绍了一些基本的电压控制电路,这些电路可用于更复杂的系统,比如吉他效果踏板。例如,在图8至图15所示的反馈压控电阻电路中,通过过度驱动输入信号,也可用作对称限幅电路。没有反馈的压控衰减器电路(例如将图8至图15中的R3去掉)可以通过再次过度驱动输入信号而用作非对称限幅器。这些限幅电路可以应用到电吉他模糊踏板中。

附录A

用于消除压控电阻失真的MOSFET公式

利用下面的通用MOSFET公式,我们可以找到一种方法将一部分漏源电压加至控制电压,以消除FET漏源电阻的非线性。

DI5-E5-201812.jpg

在公式(1-AP)中,我们想要消除的是(Vds)(Vds)项。如果这被抵消,就将留下漏极电流相对于常数k'、W、Vgs、Vth及变量Vds的关系。然而,一旦我们得到漏极电流相对于漏源电压Vds的斜率或导数,就可以得到线性电导。

要使栅源电压包括一部分漏源电压,可通过:

Vgs → Vct + kVds

其中比例因子K的范围为0<k<1,Vct是DC偏置电压,用于控制FET的漏源电阻。

通过替换Vgs → Vct + kVds,公式(1-AP)变为:

DI5-E6-201812.jpg

要消除(Vds)(Vds)项,让:

DI5-E7-201812.jpg

得到:

DI5-E8-201812.jpg

公式两边除以k’/2 W/L,可得:

[2(kVds)Vds] = [(Vds)(Vds)]

两边再除以(Vds)(Vds),则:

2(k) = 1

现在让两边都除以2,可以得到:

k = 1/2

现在k =1/2 , 回到公式(3-AP):

DI5-E9-201812.jpg

可以看到最后两项消除了,现在只剩下:

DI5-E10-201812.jpg

当k=1/2时,漏极到源极的电导gds为:

DI5-E12-201812.jpg

从漏极到源极的电阻Rds是电导gds的倒数:

DI5-E12-201812.jpg

当k=1/2时:

DI5-E13-201812.jpg

图AP-A-1是一个电路示例。

DI5-AP-A-1-201812.jpg
图AP-A-1:MOSFET电压控制电阻。

电压跟随器U1A向阻性分压器网络R3和R4提供Vds。由于R3=R4,MOSFET Q3的栅源电压接收Vds的一半,即0.5Vds。DC控制电压Vcont也被R3和R4馈送到Q3的栅极,其一半的电压输出到栅极。

因此,图AP-A-1中的Vgs=(1/2)Vcont+(1/2)Vds

图AP-A-2显示了SD5000系列DMOS是如何降低失真的,其基底电压为-4.5V DC,通过一个5.6kΩ串联电阻连接到引脚2。

DI5-AP-A-2-201812.jpg
图AP-A-2:顶部迹线显示没有降低失真的波形;底部迹线显示通过反馈网络降低谐波失真的更清晰的波形

顶部迹线显示出抛物线状的波形,它具有约35%的二次谐波失真。底部迹线看起来更接近正弦波,它只有约2.5%的二次谐波失真。当Vin=500mV峰峰值时,波形失真大(顶部迹线)的输出为234mV峰峰值,而波形失真小得多(底部迹线)的输出为153mV峰峰值。

在图AP-A-1中,失真波形(顶部迹线)是通过去除反馈电阻R3来实现的。底部迹线的失真波形较小,其电路中包含R3。

还要注意失真较小的底部迹线,其信号也稍微小一些,这是由于R3和R4的负反馈降低了漏源电阻Rds

附录B

推导回转器(模拟电感器)电路公式

图AP-B-1显示了一个有损耗的电感器,它等同于使用两个单位增益放大器Amp1和Amp2实现的回转器电路。

DI5-AP-B-1-201812.jpg
图AP-B-1:左侧是有损电感,右侧是等效有源电感(回转器)。

带有串联电阻R和电感L的有损电感器具有阻抗:

DI5-E14-201812.jpg

通过在输入端施加测试电压Vin并找出相应的电流Iin,可以确定回转器的阻抗。取比率Vin/Iin,就可以确定回转器的阻抗大小,它是Rs、C1和R1的函数。

电容器的阻抗:

Zc = 1/jωC1

Vin连接到Amp1的输入端。因为Amp1具有单位增益,其输出也是Vin,驱动一个跟频率相关的分压器C1和R1。现在我们仅用Zc作为C1的阻抗。

Amp 2的输入信号为:

Vin [ R1 ] / [R1 + Zc]

由于Amp2的增益为1,因此驱动Rs顶端的输出也为:

Vin [ R1 ] / [R1 + Zc]

现在可以通过流经Rs的电流确定Iin,因为Rs两端的电压是已知的。

Iin = (Vin – Vin [ R1 ] / [R1 + Zc])/Rs

现在就可以得出回转器的阻抗:

Zin = Vin/Iin = Vin/(Vin – Vin [ R1 ] / [R1 + Zc])/Rs

分解Vin后,可以得到:

Zin = 1 / (1 - 1 [ R1 ] / [R1 + Zc])/Rs

分子和分母都乘以Rs,可以得到:

Zin = Rs / (1 - R1 / [R1 + Zc])

注意 1 = [R1 + Zc] / [R1 + Zc]

Zin = Rs / ([R1 + Zc] / [R1 + Zc] - R1 / [R1 + Zc])

Zin = Rs/[Zc] / [R1 + Zc] Zin = [R1 + Zc] Rs / Zc

回想 Zc = 1/jωC1:

Zin = [R1 +(1/jωC1)] Rs /(1/jωC1)

分子和分母都乘以jωC1:

Zin = jωC1 [R1 +(1/jωC1)] Rs = jωC1R1Rs + Rs

Zin = Rs + jωC1R1Rs

由于有损电感具有阻抗R+jωL,我们可以将实部和虚部等同起来:

R + jωL = Rs + jωC1R1Rs

R = Rs

jωL = jωC1R1Rs

两边都除以jω,得到:

L = C1R1Rs = RsC1R1

因此,回转器的电感是Rs、C1和R1的乘积,其等效串联电阻为Rs

(原文刊登于ASPENCORE旗下EDN英文网站,参考链接:A guide to using FETs for voltage-controlled circuits, Part 5。)

《电子技术设计》2018年12月刊版权所有,禁止转载。

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
相关新闻
广告
广告
广告
广告