向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

电子工程师的测量“神器”——任意波形发生器如何设计?

时间:2019-06-20 作者:ADI 阅读:
任意波形发生器设计中非常重要的是所用的ADC、DAC、运放、时钟以及电源等,这些器件正确选型能确保系统能提供较低的杂散、噪声以及其他关键指标。

说起信号源,电子工程师们想必非常熟悉,它与频谱仪、示波器一样都是电子及信息通信领域产品研发常备的测试仪器。信号源也称为信号发生器,是一种可以生成模拟或数字域电子信号的电子设备,它有许多不同的类型,主要包括函数发生器、射频和微波信号发生器、任意波形发生器、数字码型发生器和频率发生器。其中在模拟信号或者模拟数字混合信号应用领域,任意波形发生器(AWG)有着非常普遍和广泛的应用。

任意波形发生器设计中非常重要的是所用的ADC、DAC、运放、时钟以及电源等,这些器件正确选型能确保系统能提供较低的杂散、噪声以及其他关键指标。全球模拟技术领先厂商ADI最近上线的全新任意波形发生器解决方案设计参考,侧重于带宽300MHz以下的应用场合,利用ADI先进的DAC技术,提供了较低的杂散和噪声指标,能够解决用户在芯片选型上的困惑,也可以提前预知设计难点,在前期设计中就可以做好应对措施。

任意波形发生器六大设计痛点如何破?

任意波形发生器是现代电子测试领域应用最为广泛的通用仪器之一,它利用高速DAC将内存中的波形文件转换为实际的波形信号,其波形文件可以由用户灵活定制,波形特征仅受限于其采样率带宽。由于各种干扰的存在以及环境的变化,实际运行在实际电子环境中的设备,电路中往往存在各种信号缺陷和瞬变信号,例如过脉冲、尖峰、阻尼瞬变、频率突变等。任意波形发生器可以产生各种理想及非理想的波形信号,因此可以用于各类半实物仿真中。例如汽车碰撞实验的复现,或者产生高速模拟信号来测试某种芯片的功能。从简单的正弦波产生到复杂一点的AM/FM调制信号,再到更加复杂的QAM调制信号等都有着任意波形发生器的应用。

以往的波形发生器大都采用了DDS(Direct Digital synthesizer,直接数字式频率合成器)技术,这种技术由美国学者J.Tiemey、C.M.Rader和B.Gold于1971年首次提出。但是由于DDS芯片内部的数据结构等都是固定的,不容易改变,使得输出波形的种类有限,系统的可配置性和灵活性也被受到了限制,而且功耗还是比较大、成本也比较高。后来,伴随着现场可编程门阵列FPGA技术的日益发展,越来越多的人开始关注利用FPGA技术来完成任意波形发生器的设计。而在设计的过程中,以下六个设计难点值得特别注意:

  • 高速大幅度

高速运放很多,但是能输出大幅度的很少,所以有些高速信号放大电路需要借助分立三极管来实现,这样就使得设计难度大大增加。

  • 平坦的通带特性

通带平坦度不够好会导致波形失真,正弦波可以用幅度补偿来优化平坦度,但是任意波形是做不到这一点的,所以一款性能优秀的信号源,它的硬件电路一定是有着出色的平坦度指标。

  • 低噪声

想要产生1mVp-p甚至更小幅度的信号,信噪比指标是绕不过去的问题,需要至始至终考虑到整个产品的设计中去。

  • 低抖动的方波、脉冲波

纯DDS架构产生的方波会在非fsa/n频率输出时,有着最多1/fsa的抖动,那是巨大的可见的抖动,所以通常是不能被接受的,必须通过一些特殊的方式来去除这种抖动。使用可变采样率的逐点输出波形发生器不存在这个问题。

  • 触发通道与模拟通道之间的抖动

触发输出与模拟通道输出之间的抖动主要来自于数字信号和模拟信号的对齐问题。触发输出来自FPGA产生的数字信号,当非fsa/n频率输出时,它是无法与模拟信号相位过零点对齐的,所以会产生周期性抖动。触发输入与模拟通道输出之间的抖动是由于外部触发输入信号是随机的,它多数情况下无法对齐FPGA采样主时钟,所以从触发信号采样转换到模拟输出有着明显的抖动。

  • 两通道相位对齐

原本来自同一时钟芯片的时钟供给两个DAC,layout时延控制好一点,容易实现两个通道的相位同步。但实际上高速DAC内部有DLL,每次上电之后的初始相位可能会发生变化,所以想要做到ps级别的相位对齐依然是比较有挑战性的。对于这个问题,使用双通道的DAC要简单很多,但是通道隔离度的指标可能会变差。

ADI高性能任意波形发生器是这样的

ADI提供参考的任意波形发生器系统框图是最常见的基于DDS架构的FPGA+DAC。例如要实现2.5GSPS的AWG,就需要在FPGA内部并行运行10组DDS,每组DDS的时钟为250MHz,每组初始相位间隔36度,每组DDS都使用相同的波形查找表LUT,最后把生成的数据并串转换合成2组高速的1.25Gbps14通路的LVDS数据发送给DAC。

ADI-F1-20190620.jpg
图1:AWG系统框图。

AWG通常对信号的抖动指标要求颇高,所以推荐超低抖动的时钟芯片,例如LTC6952或者HMC7044。如果AWG要设计成通道浮地输出的话,那么MCU适合放在接大地的机壳地端,那样可以简化GPIB/USB/LCD等对外接口(无需隔离设计)。AWG浮地输出能力是一种相对比较安全的设计,哪怕被测物(DUT)不是工作在以大地为参考电平之上的,也不会损坏DUT或者AWG自身。

触发输入输出端口的设计有一定的难度,主要体现在如何去除和模拟通道输出信号之间的抖动。触发输入信号端口有可能是个模拟信号,所以需要高速比较器来转换成数字电平,例如ADCMP605,直接差分输出给FPGA,可以减少过长信号路径导致对模拟通道的串扰。

而该AWG的电源拓扑则主要以高整合度和低噪声的电源芯片为主。对于任意波形发生器这类信号源产品要求噪声越低越好,信噪比越高越好。然而供电多数来自ac至dc或者dc至dc电源,本身就有很多的开关噪声和高频尖刺,所以对于LDO的选择主要考量PSRR指标,最好是选择有宽频抑制能力的,那样就可以最大程度抑制dc至dc的纹波和其谐波。比较推荐的一颗LDO是LT3045-1,它在10MHz处依然有着50dB以上的PSRR。对于供电电流比较大,电压路数也比较多的FPGA应用场合,推荐选用LTM4643/LTM4644这样的电源模块,简化layout面积和设计难度,一片就可以满足多数FPGA的供电需求。

ADI-F2-20190620.jpg
图2:AWG电源拓扑图。

结论

随着通信技术、雷达系统的不断发展,对信号源的频率稳定度、频谱纯度、频率范围和输出频率的个数以及信号波形的形状也提出越来越多的要求。任意波形发生器不仅能产生正弦波、方波等标准波形,还需要根据需求产生任意波形,输出波形质量好,频率范围宽,频率稳定度、准确度及分辨率高,频率转换速度快且频率转换时输出波形相位连续等。

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 全世界最大微波暗室:美国空军贝尼菲尔德微波暗室! 美国空军贝尼菲尔德微波暗室(BAF)位于加利福尼亚州爱德华兹空军基地,是一个测试与评估射频电子战系统的先进安装型系统测试设施(ISTF),由美国空军第412试验联队电子战大队第772试验中队负责该设施的运营和维护。
  • 在现场进行精密测量校验的技巧 由于现场测试通常在极端条件下进行,因此测量准确度、校验便捷性、扫描速度和分析仪可移植性都非常重要。
  • 【应用篇】Spectrum View在电源网络调试及PLL故障诊断 前三篇文章主要介绍了Spectrum View的功能特点、相关理论知识,及其在多域联合分析上的应用,本文将通过常见的电源网络调试及PLL故障诊断等测试场景进一步描述Spectrum View的应用。
  • 什么?电子工程师不会焊接!? 现在的大学里电子系的学生都学了些什么? 难道焊接不是一个学生应该具备的基本技能吗?
  • 玩转 HDMI2.1 源端测试之【入门基础篇】 为了追求更好的视觉效果和体验,人们不满足于4Kp60Hz显示分辨率,也在追求8Kp60Hz和 4Kp120Hz的体验。但是8Kp60Hz 需要的带宽约64G(RGB/YCbCr 4:4:4格式),远远超过了HDMI2. 0的支持范围。所以HDMI协会增加HDMI2.1 FRL(Fixed Rate Link)模式,实现接口带宽的增加,满足8Kp60Hz需要。同时需要结合相应的YCbCr 4:2: 0编码和视频压缩技术。
  • 让微控制器进入休眠状态后,到底能省多少能耗? 低功耗模式如何在真正的微控制器(MCU)上实现?这些模式如何影响嵌入式系统?在这篇文章中,将更详细探讨如何让微控制器进入睡眠状态,并看看到底能够节省多少能耗。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告