广告

资深大牛分享FPGA设计的经验技巧

2019-12-13 阅读:
任何编程语言的学习都不是一朝一夕的事,经验技巧的积累都是在点滴中完成,FPGA设计也无例外。下面就以我的切身体会,谈谈FPGA设计的经验技巧。

从大学时代第一次接触FPGA 至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。zozednc

当时由于没有接触到HDL硬件描述语言,设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。zozednc

后来读研究生,工作陆陆续续也用过Quartus  II、FoundaTIon、ISE、Libero,并且学习了verilog HDL语言,学习的过程中也慢慢体会到verilog的妙用,原来一小段语言就能完成复杂的原理图设计,而且语言的移植性可操作性比原理图设计强很多。zozednc

在学习一门技术之前我们往往从它的编程语言入手,比如学习单片机时,我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员,往往是从VHDL或者Verilog开始入手学习的。但我个人认为,若能先结合《数字电路基础》系统学习各种74系列逻辑电路 ,深刻理解逻辑功能,对于学习HDL语言大有裨益,往往会起到事半功倍的效果。zozednc

当然,任何编程语言的学习都不是一朝一夕的事,经验技巧的积累都是在点滴中完成,FPGA设计也无例外。下面就以我的切身体会,谈谈FPGA设计的经验技巧。zozednc

我们先谈一下FPGA的基础知识:

1.硬件设计基本原则。zozednc

FPGA(Field-Program mable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。zozednc

速度与面积平衡和互换原则:zozednc

• 一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约;zozednc

反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那么可以通过数据流串并转换,并行复制多个操作模块,对整个设计采用“乒乓操作”和“串并转换”的思想进行处理,在芯片输出模块处再对数据进行“并串转换”。从而实现了用面积复制换取速度的提高。zozednc

• 硬件原则:理解HDL本质。zozednc

• 系统原则:整体把握。zozednc

• 同步设计原则:设计时序稳定的基本原则。zozednc

2.Verilog作为一种HDL语言,对系统行为的建模方式是分层次的。zozednc

比较重要的层次有系统级、算法级、寄存器 传输级、逻辑级、门级、电路开关级。zozednc

3.实际工作中,除了描述仿真测试激励时使用for循环语句外,极少在RTL级编码中使用for循环。zozednc

这是因为for循环会被综合器展开为所有变量情况的执行语句,每个变量独立占用寄存器资源,不能有效的复用硬件逻辑资源,造成巨大的浪费。一般常用case语句代替。zozednc

4. if…else…和case在嵌套描述时是有很大区别的。zozednc

if…else…是有优先级的,一般来说,第一个if的优先级最高,最后一个else的优先级最低。而case语句是平行语句,它是没有优先级的,而建立优先级结构需要耗费大量的逻辑资源,所以能用case的地方就不要用if…else…语句。zozednc

补充:1.也可以用if…; if…; if…;描述不带优先级的“平行”语句。zozednc

5.FPGA一般触发器资源比较丰富,而CPLD组合逻辑资源更丰富。zozednc

6.FPGA和CPLD的组成。zozednc

FPGA基本有可编程I/O单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等6部分组成。zozednc

CPLD的结构相对比较简单,主要由可编程I/O单元、基本逻辑单元、布线池和其他辅助功能模块组成。zozednc

7.Block RAM.zozednc

3种块RAM结构,M512 RAM(512bit)、M4K RAM(4Kbit)、M-RAM(64Kbit)zozednc

• M512 RAM:适合做一些小的Buffer、FIFO、DPRAM、SPRAM、ROM 等;zozednc

• M4K RAM:适用于一般的需求;zozednc

• M-RAM:适合做大块数据的缓冲区。zozednc

Xlinx 和Lattice  FPGA的LUT可以灵活配置成小的RAM、ROM、FIFO等存储结构,这种技术被称为分布式RAM。zozednc

补充:但是在一般的设计中,不提倡用FPGA/CPLD的片内资源配置成大量的存储器,这是处于成本的考虑。所以尽量采用外接存储器。zozednc

8.善用芯片内部的PLL或DLL资源完成时钟的分频、倍频率、移相等操作。zozednc

不仅简化了设计,并且能有效地提高系统的精度和工作稳定性。zozednc

9.异步电路和同步时序电路的区别zozednc

异步电路:zozednc

• 电路核心逻辑有用组合电路实现;zozednc

• 异步时序电路的最大缺点是容易产生毛刺;zozednc

• 不利于器件移植;zozednc

• 不利于静态时序分析(STA)、验证设计时序性能。zozednc

同步时序电路:zozednc

• 电路核心逻辑是用各种触发器实现;zozednc

• 电路主要信号、输出信号等都是在某个时钟沿驱动触发器产生的;zozednc

• 同步时序电路可以很好的避免毛刺;zozednc

• 利于器件移植;zozednc

• 利于静态时序分析(STA)、验证设计时序性能。zozednc

10.同步设计中,稳定可靠的数据采样必须遵从以下两个基本原则zozednc

1)在有效时钟沿到达前,数据输入至少已经稳定了采样寄存器的Setup时间之久,这条原则简称满足Setup时间原则;zozednc

2)在有效时钟沿到达后,数据输入至少还将稳定保持采样寄存器的Hold时钟之久,这条原则简称满足Hold时间原则。zozednc

11.同步时序设计注意事项zozednc

• 异步时钟域的数据转换。zozednc

• 组合逻辑电路的设计方法。zozednc

• 同步时序电路的时钟设计。zozednc

同步时序电路的延迟。同步时序电路的延迟最常用的设计方法是用分频或者倍频的时钟或者同步计数器完成所需的延迟,对比较大的和特殊定时要求的延时,一般用高速时钟产生一个计数器,根据计数产生延迟;对于比较小的延迟,可以用D触发器打一下,这样不仅可以使信号延时了一个时钟周期,而且完成了信号与时钟的初次同步。zozednc

在输入信号采样和增加时序约束余量中使用。zozednc

另外,还有用行为级方法描述延迟,如“#5 a《=4’0101;”这种常用于仿真测试激励,但是在电路综合时会被忽略,并不能起到延迟作用。zozednc

Verilog 定义的reg型,不一定综合成寄存器。在Verilog代码中最常用的两种数据类型是wire和reg型,一般来说,wire型指定的数据和网线 通过组合逻辑实现,而reg型指定的数据不一定就是用寄存器实现。zozednc

12.常用设计思想与技巧zozednc

1)乒乓操作;zozednc

2)串并转换;zozednc

3)流水线操作;zozednc

4)异步时钟域数据同步。是指如何在两个时钟不同步的数据域之间可靠地进行数据交换的问题。数据时钟域不同步主要有两种情况:zozednc

①两个域的时钟频率相同,但是相差不固定,或者相差固定但是不可测,简称为同频异相问题。zozednc

②两个时钟频率根本不同,简称异频问题。zozednc

两种不推荐的异步时钟域操作方法:一种是通过增加Buffer或者其他门延时来调整采样;另一种是盲目使用时钟正负沿调整数据采样。zozednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • “中国IC设计成就奖”提名产品简介:新能源汽车用功率器 比亚迪半导体BF1181是一款电隔离单通道栅级驱动芯片,可兼容并驱动1200V IGBT&SiC功率器件。其互补的输入信号满足5V的信号输入,可直接与微控制器相连。其输出驱动峰值电流高达±8A,满足4500Vus 60s脉冲绝缘要求,适应-40℃~125℃环境运行温度范围。BF1181同时具有优异的动态性能和工作稳定性,并集成了多种功能,如故障报警、源密勒钳位、去饱和保护、主次级欠压保护等,同时集成模拟电平检测功能,可用于实现温度或电压的检测,并提高芯片的通用性,进一步简化系统设计并确保系统更安全,可应用于EV/HEV电源模块、工业电机控制驱动、工业电源、太阳能逆变器等领域。
  • “中国IC设计成就奖”提名产品简介:超高耐压贴片SJ-MOS 维安面向全球市场,在800V及以上超高压产品进行了大量的技术投入,经过近多年的超高压SJ-MOSFET产品研发积累,已开发出国内非常领先的工艺技术,可以将小封装,高耐压导通电阻做到非常低水平。给客户提供高功率密度的800V及900V以上耐压产品。此举填补国内空白,打破了进口品牌垄断的局面。降低对国外产品依存度。维安1000V超结工艺产品技术利用电荷平衡原理实现高耐压的低导通电阻的特性。相比VD-MOSFET 结构工艺产品,SJ-MOSFET有更好的更小封装和成本优势。目前市场使用1000V耐压MOSFET,多以TO247, TO-3P甚至TO-268超大封装。维安1000V器件WMO05N100C2,使用TO-252/DPAK贴片封装,内阻低至3.5Ω,相比同规格VDMOSFET 6-7Ω 下降1倍。目前在工业控制,中低压配电等380VAC输入场景得到广泛应用。
  • 研发转至FAE(现场应用工程师),是否远离技术了?有前途吗? 前几日,EDN小编在浏览知乎的时候,发现了一个有趣的话题《FAE有什么发展前景吗?》,被浏览次数接近九万次。小编总结了一下题主的提问:FAE是否远离技术了?未来是否有发展前景?
  • Microchip模拟嵌入式SuperFlash技术助力存算一体创新 SuperFlash memBrain存储器解决方案使知存科技片上系统(SoC)能够满足最苛刻的神经处理成本、功耗和性能要求
  • 瑞萨电子推出64位RISC-V CPU内核RZ/Five通用MPU,开创R 产品作为瑞萨现有Arm CPU内核MPU阵容的新成员扩充RZ家族的产品组合
  • 罗克韦尔自动化发布全新HiLINE 800智能低压动力中心 出厂即用,节能高效,助力企业加速实现智能制造
  • 学子专区—ADALM2000实验:跨阻放大器输入级 本次实验旨在研究简单跨阻放大器的输入级配置。
  • “中国IC设计成就奖”提名产品简介:功放芯片8002A优势 8002A是一款AB类,单声道带关断模式,桥式音频功率放大器。
  • “中国IC设计成就奖”提名产品简介:3.8V~40V输入,3.5A SCT243x系列产品:SCT2430,SCT2431,SCT2432,主要针对工业和车载应用中的三种不同需求组合(外置补偿可设置,缓启动时间可设置,频率可设置)所开发的系列产品。目前该系列产品累计出货量超千万片以上,目前客户端回诉的质量DPPM为0ppm。
  • “中国IC设计成就奖”提名产品简介:AC-DC电源管理芯片S SP2738CF是无锡硅动力微电子股份有限公司自主架构的一款性能优异的原边反馈AC/DC控制电路,采用了多项自研技术,已申请并通过了发明专利、实用新型专利技术包括国际PCT专利共9项。产品适用于高功率密度、小体积AC/DC 充电器与适配器,无需光耦和TL431。芯片可以工作在CCM/QR工作模式,可以在十分精简的外围条件下高精度地实现恒流和恒压控制,可以轻松实现6级能效要求。
  • “中国IC设计成就奖”提名产品简介:电量计芯片CW2217B CW2217B是一款用于系统侧的单节锂电池电量计芯片,其通过内部高精度模拟前端(AFE)采集电池的实时电压、电流和温度,结合内置电池模型,可精准计算的电池剩余电量(SOC)。芯片还能记录电池的充放电循环数(Cycle),追踪电池内阻的变化,计算电池的健康程度(SOH),可使用户更了解电池状态,最终提升用户体验。可广泛用于智能手机、平板电脑、智能POS机等移动便携终端,也可用于智能穿戴设备和使用锂电池的IoT设备。
  • “中国IC设计成就奖”提名产品简介:Type-C全接口综合保 传统上,需要采用多个OVP保护芯片与TVS等器件,为Type-C接口提供可靠的保护。维安采用”All-IN-One”的技术方案,在单芯片上实现了4个通道的短路与热插拔,和8个通道的系统级静电综合防护。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了