广告

资深大牛分享FPGA设计的经验技巧

2019-12-13 阅读:
任何编程语言的学习都不是一朝一夕的事,经验技巧的积累都是在点滴中完成,FPGA设计也无例外。下面就以我的切身体会,谈谈FPGA设计的经验技巧。

从大学时代第一次接触FPGA 至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。pjpednc

当时由于没有接触到HDL硬件描述语言,设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。pjpednc

后来读研究生,工作陆陆续续也用过Quartus  II、FoundaTIon、ISE、Libero,并且学习了verilog HDL语言,学习的过程中也慢慢体会到verilog的妙用,原来一小段语言就能完成复杂的原理图设计,而且语言的移植性可操作性比原理图设计强很多。pjpednc

在学习一门技术之前我们往往从它的编程语言入手,比如学习单片机时,我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员,往往是从VHDL或者Verilog开始入手学习的。但我个人认为,若能先结合《数字电路基础》系统学习各种74系列逻辑电路 ,深刻理解逻辑功能,对于学习HDL语言大有裨益,往往会起到事半功倍的效果。pjpednc

当然,任何编程语言的学习都不是一朝一夕的事,经验技巧的积累都是在点滴中完成,FPGA设计也无例外。下面就以我的切身体会,谈谈FPGA设计的经验技巧。pjpednc

我们先谈一下FPGA的基础知识:

1.硬件设计基本原则。pjpednc

FPGA(Field-Program mable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。pjpednc

速度与面积平衡和互换原则:pjpednc

• 一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约;pjpednc

反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那么可以通过数据流串并转换,并行复制多个操作模块,对整个设计采用“乒乓操作”和“串并转换”的思想进行处理,在芯片输出模块处再对数据进行“并串转换”。从而实现了用面积复制换取速度的提高。pjpednc

• 硬件原则:理解HDL本质。pjpednc

• 系统原则:整体把握。pjpednc

• 同步设计原则:设计时序稳定的基本原则。pjpednc

2.Verilog作为一种HDL语言,对系统行为的建模方式是分层次的。pjpednc

比较重要的层次有系统级、算法级、寄存器 传输级、逻辑级、门级、电路开关级。pjpednc

3.实际工作中,除了描述仿真测试激励时使用for循环语句外,极少在RTL级编码中使用for循环。pjpednc

这是因为for循环会被综合器展开为所有变量情况的执行语句,每个变量独立占用寄存器资源,不能有效的复用硬件逻辑资源,造成巨大的浪费。一般常用case语句代替。pjpednc

4. if…else…和case在嵌套描述时是有很大区别的。pjpednc

if…else…是有优先级的,一般来说,第一个if的优先级最高,最后一个else的优先级最低。而case语句是平行语句,它是没有优先级的,而建立优先级结构需要耗费大量的逻辑资源,所以能用case的地方就不要用if…else…语句。pjpednc

补充:1.也可以用if…; if…; if…;描述不带优先级的“平行”语句。pjpednc

5.FPGA一般触发器资源比较丰富,而CPLD组合逻辑资源更丰富。pjpednc

6.FPGA和CPLD的组成。pjpednc

FPGA基本有可编程I/O单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等6部分组成。pjpednc

CPLD的结构相对比较简单,主要由可编程I/O单元、基本逻辑单元、布线池和其他辅助功能模块组成。pjpednc

7.Block RAM.pjpednc

3种块RAM结构,M512 RAM(512bit)、M4K RAM(4Kbit)、M-RAM(64Kbit)pjpednc

• M512 RAM:适合做一些小的Buffer、FIFO、DPRAM、SPRAM、ROM 等;pjpednc

• M4K RAM:适用于一般的需求;pjpednc

• M-RAM:适合做大块数据的缓冲区。pjpednc

Xlinx 和Lattice  FPGA的LUT可以灵活配置成小的RAM、ROM、FIFO等存储结构,这种技术被称为分布式RAM。pjpednc

补充:但是在一般的设计中,不提倡用FPGA/CPLD的片内资源配置成大量的存储器,这是处于成本的考虑。所以尽量采用外接存储器。pjpednc

8.善用芯片内部的PLL或DLL资源完成时钟的分频、倍频率、移相等操作。pjpednc

不仅简化了设计,并且能有效地提高系统的精度和工作稳定性。pjpednc

9.异步电路和同步时序电路的区别pjpednc

异步电路:pjpednc

• 电路核心逻辑有用组合电路实现;pjpednc

• 异步时序电路的最大缺点是容易产生毛刺;pjpednc

• 不利于器件移植;pjpednc

• 不利于静态时序分析(STA)、验证设计时序性能。pjpednc

同步时序电路:pjpednc

• 电路核心逻辑是用各种触发器实现;pjpednc

• 电路主要信号、输出信号等都是在某个时钟沿驱动触发器产生的;pjpednc

• 同步时序电路可以很好的避免毛刺;pjpednc

• 利于器件移植;pjpednc

• 利于静态时序分析(STA)、验证设计时序性能。pjpednc

10.同步设计中,稳定可靠的数据采样必须遵从以下两个基本原则pjpednc

1)在有效时钟沿到达前,数据输入至少已经稳定了采样寄存器的Setup时间之久,这条原则简称满足Setup时间原则;pjpednc

2)在有效时钟沿到达后,数据输入至少还将稳定保持采样寄存器的Hold时钟之久,这条原则简称满足Hold时间原则。pjpednc

11.同步时序设计注意事项pjpednc

• 异步时钟域的数据转换。pjpednc

• 组合逻辑电路的设计方法。pjpednc

• 同步时序电路的时钟设计。pjpednc

同步时序电路的延迟。同步时序电路的延迟最常用的设计方法是用分频或者倍频的时钟或者同步计数器完成所需的延迟,对比较大的和特殊定时要求的延时,一般用高速时钟产生一个计数器,根据计数产生延迟;对于比较小的延迟,可以用D触发器打一下,这样不仅可以使信号延时了一个时钟周期,而且完成了信号与时钟的初次同步。pjpednc

在输入信号采样和增加时序约束余量中使用。pjpednc

另外,还有用行为级方法描述延迟,如“#5 a《=4’0101;”这种常用于仿真测试激励,但是在电路综合时会被忽略,并不能起到延迟作用。pjpednc

Verilog 定义的reg型,不一定综合成寄存器。在Verilog代码中最常用的两种数据类型是wire和reg型,一般来说,wire型指定的数据和网线 通过组合逻辑实现,而reg型指定的数据不一定就是用寄存器实现。pjpednc

12.常用设计思想与技巧pjpednc

1)乒乓操作;pjpednc

2)串并转换;pjpednc

3)流水线操作;pjpednc

4)异步时钟域数据同步。是指如何在两个时钟不同步的数据域之间可靠地进行数据交换的问题。数据时钟域不同步主要有两种情况:pjpednc

①两个域的时钟频率相同,但是相差不固定,或者相差固定但是不可测,简称为同频异相问题。pjpednc

②两个时钟频率根本不同,简称异频问题。pjpednc

两种不推荐的异步时钟域操作方法:一种是通过增加Buffer或者其他门延时来调整采样;另一种是盲目使用时钟正负沿调整数据采样。pjpednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 爱芯元智沉浸式黑光体验,AI赋能让ISP没有上限 人工智能产业的逐渐成熟,驱动了AI芯片的快速发展,也对人工智能芯片的画质提出了更高的要求,现有的镜头与传感器在物理学上已经接近极限,ISP(Image signal processor)作为SoC中负责画质处理和提升的主要单元,其发展也已经达到‘天花板’,业界迫切需要找到新的方式来提升画质。AI赋能ISP成为画质升级的最优解。
  • 华为或于2022年推出麒麟830/720芯片,工艺上“退”至14n 日前, 外媒消息称,华为有望在2022年更新两款麒麟芯片,分别是麒麟830和麒麟720,均采用14nm制程工艺。此外,有网友认为这则爆料不可信,在该网友看来,海思的这张海报想说的,应该是不会放弃麒麟的设计。他还特别提到,中芯国际好像也因为制裁的缘故没有办法给华为供货吧?这种情况下华为能找哪家代工呢? ​
  • 小米12 Pro 拆解:屏幕、性能、续航、声音、样样都 Pro? 小米12 Pro发布后,微机分WekiHome与艾奥科技分别在B站发表了拆机视频,微机分WekiHome在视频简介中甚至表示“作为 2021 年度最后一台旗舰手机小米12 Pro,屏幕,系统,相机,续航,声音,样样都 Pro”。感兴趣的小伙伴不妨与EDN小编一起,看看小米12 Pro内部做工用料到底Pro到了什么程度。
  • xMEMS推出集成DynamicVent的微型扬声器Montara Pro  DynamicVent通过系统DSP的传感器融合输入来开启或关闭,使开放式和封闭式的耳塞式耳机皆能发挥效应,单芯片设计将True MEMS扬声器和DynamicVent集成在单一硅芯片上
  • 种下硅林的泰克,更期待创造未来 有人说,如果你在硅林有一份高科技工作,那么你可以能要感谢泰克。
  • 错过了松山湖,怎能再错过滴水湖?——10款RISC-V中国芯推 首届“滴水湖中国RISC-V产业论坛”在上海临港·滴水湖皇冠假日酒店举办,共同探讨RISC-V产业生态发展大计。活动当中推介了十款RISC-V中国芯,并于会议的压轴环节——圆桌论坛上,探讨了若干关于“RISC-V是否应开放和开源”的热门话题。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了