广告

碳化硅功率晶体的设计发展及驱动电压限制

2021-10-22 21:36:18 英飞凌科技应用工程师张家瑞、黄正斌、张哲睿 阅读:
目前碳化硅功率晶体的发展主要在于几个方向:1.降低单位晶粒面积下的通态电阻;2.提高功率晶体门极可靠度3.在不影响驱动位准的大前提下降低驱动电压位准。

传统上,在高压功率晶体的设计中,采用硅材料的功率晶体要达到低通态电阻,必须采用超级结技术(superjunction),利用电荷补偿的方式使磊晶层(Epitaxial layer)内的垂直电场分布均匀,有效减少磊晶层厚度及其造成的通态电阻。但是采用超级结技术的高压功率晶体,其最大耐压都在1000V以下。如果要能够耐更高的电压,就必须采用碳化硅材料来制造功率晶体。以碳化硅为材料的功率晶体,在碳化硅的高临界电场强度之下,即使相同耐压条件之下,其磊晶层的厚度约为硅材料的1/10,进而其所造成的通态电阻能够有效被降低,达到高耐压低通态电阻的基本要求。 zfNednc

在硅材料的高压超级结功率晶体中,磊晶层的通态电阻占总通态电阻的90%以上。所以只要减少磊晶层造成的通态电阻,就能有效降低总通态电阻值;而碳化硅功率晶体根据不同耐压等级,通道电阻(Channel resistance, Rch)占总通态电阻的比值也有所不同。例如在650V的碳化硅功率晶体中,通道电阻( Channel resistance,Rch)占总通态电阻达50%以上,因此要有效降低总通态电阻最直接的方式就是改善通道电阻值。 由通道电阻的公式,如式(1)可以观察到,有效降低通道电阻的方法有几个方向:减少通道长度L、减少门极氧化层厚度dox、提高通道宽度W、提高通道的电子迁移率μch、降低通道导通阈值电压VT,或者提高驱动电压VGS。然而几种方法又分别有自身的限制。 zfNednc

zfNednc

1.减少通道长度L,就必须考虑DIBL效应zfNednc

2.减少门极氧化层厚度dox,会造成门极氧化层的可靠度问题zfNednc

3.提高通道宽度W,必须增加功率晶体的面积,使成本增加zfNednc

4.提高驱动电压VGS,会造成门极氧化层的可靠度问题zfNednc

5.降低通道导通阈值电压VT,会造成应用上可能的误导通现象zfNednc

6.提高通道的电子迁移率μch来改善功率晶体的通道通态电阻,但是必须从晶体平面(crystal plane)选用及制程上着手zfNednc

实际上利用提高通道的电子迁移率μch来改善功率晶体的通道通态电阻,不仅是从制程上做调整,更是从晶体平面的选择上做出选择。在目前已量产的增强型碳化硅功率晶体的晶粒(die)结构来看,大致上可以分为二种,平面式(planar)以及沟槽式(trench),如图1所示。zfNednc

(a) (b)

图1  碳化硅功率晶体的结构:(a)平面式(b)沟槽式zfNednc

这两种不同形式的结构差异不仅仅在于是否以内嵌的形式制造而成,更主要的差异在于功率晶体的通道是由不同的碳化硅晶体平面制成。硅材料是由纯硅所组成,但是碳化硅材料会依照不同的原子排列而有着不同的晶体平面。传统上平面式结构会采用<0001>的硅平面(Si-face)制作通道,而沟槽式结构功率晶体采用<1120>的晶体平面做为功率晶体的通道,根据实测结果,采用<1120>晶体平面时能够有效利用其较高的电子迁移率,达到低的通态电阻。zfNednc

(a) (b) (c)

图2 (a)碳化硅功率晶体的晶体平面(b)沟槽式功率晶体采用的晶体平面zfNednc

(c)<1120>晶体平面的高电子迁移率zfNednc

值得一提的是,在平面式碳化硅功率晶体制造通道采用的<0001>硅平面中,受到晶体缺陷程度较高,造成电子迁移率较低及产生较高的通道电阻。要克服这个问题,在设计上会使用较薄的门极氧化绝缘层,使其具有较低的门极阈值电压(~2V),进而降低通道电阻,这也是平面式结构功率晶体的特征之一。在实际应用时,会建议用户在设计驱动电路时,截止时驱动电压采用负电压,以避免驱动时的错误操作造成功率晶体烧毁。反之,在沟槽式结构的碳化硅功率晶体因其具有较高的门极阈值电压(>4V),无论哪一种电路结构,都不需要使用负电压驱动。zfNednc

如上所述,碳化硅材料具有高临界电场强度,采用碳化硅做为高压功率晶体材料的主要考量之一,是在截止时能够以硅材料1/10的磊晶层厚度达到相同的耐压。但在实际上功率晶体内的门极氧化绝缘层电压强度,限制了碳化硅材料能够被使用的最大临界电场强度,这是因为门极氧化绝缘层的最大值仅有10MV/cm。按高斯定律推算,功率晶体内与门极氧化绝缘层相邻的碳化硅所能使用的场强度仅有4MV/cm,如图3所示。碳化硅材料的场强度越高,对门极氧化绝缘层造成的场强度就越高,对功率晶体可靠度的挑战就越大。因此在碳化硅材料临界电场强度的限制,使功率晶体的设计者必须采用不同于传统的沟槽式功率晶体结构,在能够达到更低碳化硅材料场强度下,尽可能减少门极氧化绝缘层的厚度,以降低通道电阻值。在可能有效降低碳化硅材料临界电场强度的沟槽式碳化硅功率晶体结构,如英飞凌的非对称沟槽式(Asymmetric Trench)结构或是罗姆的双沟槽式(Double trench)结构,都是能够在达到低通态电阻的条件之下,维持门极氧化绝缘层的厚度,因门极氧化绝缘层决定了它的可靠度。zfNednc

 图3门极氧化层场强度限制了功率晶体内碳化硅材料的场强度zfNednc

(a) (b)

图4 碳化硅功率晶体结构zfNednc

(a)英飞凌的非对称沟槽式结构  (b)罗姆的双沟槽式结构zfNednc

门极氧化绝缘层的电场强度挑战不仅来自碳化硅材料的影响,也来自门极氧化绝缘层它本身。硅材料在被制造半导体的过程中经过蚀刻及氧化作用,可以产生厚度相对均匀、杂质少的门极氧化层。但在碳化硅材料经过蚀刻及氧化作用后,除了产生门极氧化绝缘层外,尚有不少的杂质及碳,这些杂质及碳会影响门极氧化层的有效厚度及碳化硅功率晶体的可靠度,如图5所示。zfNednc

图5 碳化硅门极氧化绝缘层受杂质影响造成有效厚度改变zfNednc

考虑到门极氧化层厚度对碳化硅功率晶体可靠度的影响,在门极氧化层的设计上必需考虑这些可能影响门极氧化层有效厚度的因素。除了采用更厚的门极氧化层设计以提高碳化硅的可靠性之外,还要针对门极氧化层进行远超出额定门极电压的长时间电压测试。如图6所示,VGUSE是门极电压建议值,VGMAX 是额定门极电压最大值,随着时间推移增加门极电压值,直到所有的功率晶体门极都烧毁失效。 采用这样的门极测试,可以检测出门极氧化层会在不同的电压下产生失效。一般来说,在较低电压下失效是由于上述杂质造成有效门极厚度减少的外在缺陷(extrinsic defect);而在较高电压下的失效被称为本质缺陷(Intrinsic defect)),是来自F-N隧穿效应(Fowler-Nordheim tunneling)的作用,或是门极氧化层超过其最大电场10MV/cm。 zfNednc

图6 碳化硅门极氧化层可靠度测试及其本质缺陷及非本质缺陷示意图zfNednc

碳化硅功率晶体的另一项设计挑战就是门极阈值电压的不稳定性(threshold voltage instability)。门极阈值电压的不稳定性,会影响碳化硅功率晶体的可靠度。如果碳化硅功率晶体的阈值电压往上,会造成功率晶体的通态电阻值及导通损耗增加;反之,如果碳化硅功率晶体的阈值电压往下,会造成功率晶体易产生误导通而烧毁。门极阈值电压的不稳定性有两种现象,可回复型阈值电压滞后作用(Reversible threshold voltage hysteresis) 及不可回复型的阈值电压漂移(threshold voltage drift);门极阈值电压的不稳定性来自于门极氧化层及碳化硅的介面间存在缺陷(trap),如同对介面间的电容进行充放电,而门极电压驱动过程造成电子或电洞被捕获,从而形成阈值电压的滞后作用。zfNednc

图7 碳化硅功率晶体门极阈值电压的滞后作用及偏移zfNednc

如式(2),阈值电压滞后作用是由门极氧化层接面的缺陷密度(Density of defect)及材料的带隙(bandgap)所决定。相比于硅材料,碳化硅的材料缺陷密度比硅材料缺陷密度高1000~10000倍;而碳化硅的带隙约为硅的3倍,因而造成碳化硅功率晶体的阈值电压滞后作用在未经处理之前,高达数伏特(V)之多,而硅材料只有数毫伏特(mV)。这也是电源供应器设计者在使用碳化硅功率晶体时所必须注意的考量重点之一。zfNednc

zfNednc

碳化硅功率晶体在门极氧化层及碳化硅之间的电荷分布可简单化区分为固定式电荷(Qf+)和缺陷密度电荷(Qit-),碳化硅功率晶体在门极氧化层的电荷分布与门极阈值电压的关系,可以用式(3)来描述。其中,当驱动电压为直流正电压时,会发射电洞或捕获电子,造成缺陷密度电荷增加,使门极阈值电压提高;反之,当驱动电压为直流负电压时,会发射电子或捕获电洞,造成缺陷密度电荷减少,使门极阈值电压降低。除阈值电压滞后作用外,不可回复型的阈值电压漂移也是碳化硅中的另一项特性,也是来自门极接面的缺陷及陷阱(trap)造成电荷交换产生的现象。一般而言,在碳化硅功率晶体内,可能会高达数百mV。zfNednc

zfNednc

实际上除了少数应用的功率晶体在电路工作时,只有一次的开或关动作,能以直流电压驱动外,大部份交换式电源供应器内用于主开关的功率晶体都会采用高频交流电压驱动。从实际测试的结果来看,当在不同的门极阈值电压之下,会有不同的门极截止电压设计要求:提供较低门极阈值电压的碳化硅功率晶体的供应商,会建议截止时采用负电压驱动,以避免桥式相连的功率晶体在上下交互导通及截止时,减少受到寄生电容效应及门极回路电感在门极端产生感应电压而产生上下管间的误导通及烧毁;反之对于具有较高门极阈值电压的碳化硅功率晶体而言,并不需要采用负电压驱动,使用负电压驱动不仅会增加电路的复杂度,也会加大门极阈值电压往上的漂移量,如图8所示,使用较高的正电压或负电压时,随着功率晶体使用时间的增加,门极阈值电压往上漂移的增量会更明显,进而造成功率晶体的通态电阻值随着使用时间的累积而慢慢增加。各品牌碳化硅功率晶体的门极阈值电压的漂移量都有不同的数值,用户在选用碳化硅功率晶体时必须先避免过高的正负电压对门极阈值电压带来的负面影响。zfNednc

            (a)                              (b)

图8 (a)正极性驱动电压准位      (b)负极性驱动电压准位与门极阈值电压漂移大小关系zfNednc

为了避免碳化硅功率晶体的门极阈值电压在长时间的使用之下,产生过高的门极阈值电压漂移,原则上,必须遵照资料手册的建议值来使用及确认功率晶体的门极电压值。如图9所示,为了不造成碳化硅功率晶体的门极电压大幅度漂移,针对其驱动电压的建议值及最大可以接受的电压峰值,其中,值得注意的是,门极电压的测量结果应该尽量排除封装引脚的影响。zfNednc

图9 碳化硅功率晶体的驱动电压限制值zfNednc

综上所述,目前碳化硅功率晶体的发展主要在于几个方向:1.降低单位晶粒面积下的通态电阻;2.提高功率晶体门极可靠度3.在不影响驱动位准的大前提下降低驱动电压位准。这些设计上的挑战,都由碳化硅功率晶体的设计者来构思及突破,而主流的碳化硅功率晶体在结构上分为两大类,平面式及沟槽式的碳化硅功率晶体,平面式的碳化硅功率晶体受限于晶体缺陷及电子迁移速度,大多采用较低的临界门极电压,并建议在桥式电路中采用负电压截止驱动电路 ,用以减少在桥式电路中功率晶体交互驱动时可能产生的可能的误导通;反之沟槽式的碳化硅功率晶体,采用具有较高电子迁移速度的晶体平面做为通道,可以设计较高的临界门极电压,并且不需要任何的负电压截止驱动电路。对于碳化硅功率晶体的用户而言,驱动电路设计相对简单,只需要提高驱动电压到合适的电压值,就能够享受碳化硅功率晶体带来的优点。zfNednc

  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 非抗辐射MOSFET能用于辐射环境吗? 最近遇到一家客户有点“不切实际”地执意要在辐射暴露的供电应用中,使用并非专为辐射环境而设计的功率MOSFET……
  • SiC衬底的生产到底难在哪里? 全球“双碳”背景下,绿色能源的普及和汽车电动化已经逐渐成为了趋势。特斯拉首次将意法半导体生产的24个SiC MOSFET功率模块引入其Model 3的主逆变器中,推动了碳化硅功率器件市场的增长。
  • 全球碳化硅 (SiC)市场专利格局分析报告 碳化硅在电动汽车 (EV) 应用中的采用正在推动碳化硅 (SiC) 功率器件市场的增长。
  • 比亚迪更新光伏逆变专属IGBT为绿色发电助力  在“碳中和”的背景下,光伏逆变器的核心IGBT功率半导体的市场需求与日俱增,比亚迪半导体发布的两款光伏逆变IGBT有哪些参数和优势呢?
  • 仅16个本科员工,却是国内功率半导体市场第二梯队?网友:怎 近日,黄山芯微电子股份有限公司(简称“芯微电子”)的招股说明书成了业内议论的话题。研发人员为88人,占比11.1%,本科学历的员工人数仅为16人,占比2.02%。却被列为国内功率半导体市场的第二梯队,即研发设计制造能力相对突出,且少数突破了功率半导体芯片技术瓶颈的公司。网友提出质疑:这个大专学历占多数的88人研发团队是如何做到的?
  • “中国IC设计成就奖”提名产品简介:PLC电力线载波通信 LD801是一款适用于12MHz以下窄带、高速或宽带中频电力线载波通信(PLC)的高性能线路驱动(功放)芯片,最大输出功率24dBm。
  • “中国IC设计成就奖”提名产品简介:碳化硅肖特基二极管 碳化硅肖特基功率二极管在开关电源电路中的应用,更好的让电路工作在高频状态,减小电路中电感等元件体积重量,由于碳化硅肖特基二极管优良的耐温性能和低损耗特性,让电路中热沉的体积重量得到改善,便于优化电路的热设计,与此同时,应用了SOD123封装形式的该款器件,为功率二极管小型化提出了解决方案,更好的贴合对器件小型化和产品功率密度改善有要求的客户需求。该产品可应用于高频ACF,小功率GaN适配器,驱动部分自举电路,高频DC/DC电路等应用场合。G51XT碳化硅肖特基二极管已进入市场,有良好的市场反馈。
  • “中国IC设计成就奖”提名产品简介:屏蔽栅金属氧化场效 捷捷微电 (上海) 科技有限公司已推出的 N 沟道 100V 含自有先进平台 JSFET 系列中的 JMSH1001ATL ,采用了经 AEQ-101 验证、具超优热导性能的 PowerJE10x12 (TOLL) 创新型封装。
  • “中国IC设计成就奖”提名产品简介:超高耐压贴片SJ-MOS 维安面向全球市场,在800V及以上超高压产品进行了大量的技术投入,经过近多年的超高压SJ-MOSFET产品研发积累,已开发出国内非常领先的工艺技术,可以将小封装,高耐压导通电阻做到非常低水平。给客户提供高功率密度的800V及900V以上耐压产品。此举填补国内空白,打破了进口品牌垄断的局面。降低对国外产品依存度。维安1000V超结工艺产品技术利用电荷平衡原理实现高耐压的低导通电阻的特性。相比VD-MOSFET 结构工艺产品,SJ-MOSFET有更好的更小封装和成本优势。目前市场使用1000V耐压MOSFET,多以TO247, TO-3P甚至TO-268超大封装。维安1000V器件WMO05N100C2,使用TO-252/DPAK贴片封装,内阻低至3.5Ω,相比同规格VDMOSFET 6-7Ω 下降1倍。目前在工业控制,中低压配电等380VAC输入场景得到广泛应用。
  • Vishay推出最新第四代600 V E系列MOSFET器件, RDS(O 超级结器件降低传导和开关损耗,提高通信、服务器和数据中心应用能效
  • 【技术大咖测试笔记系列】之十:在当今高压半导体器件上 宽带隙(WBG)器件由于物理特点,机身二极管压降较高,因此对空转时间和打开/关闭跳变的控制要求要更严格。准确的电源和测量测试对表征这些高压器件非常关键,以便能够及时制订正确的设计决策。
  • Syndion GP:赋能先进功率器件的未来 未来的特种技术需要怎样的芯片制造工艺?
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了