这是一个比较有意思的问题。乍一看貌似很有道理的样子，通过增大芯片面积，一个芯片中可以放下更多的晶体管，更多的晶体管可以实现功能更复杂，性能更高的芯片呢。为什么半导体行业却没有这么发展呢？
首先我们看一下，一颗芯片是怎样制造出来的呢？在半导体制造中，先将单晶硅棒经过抛光、切片之后，成为了晶元（wafer）。而每一片wafer经过掺杂、光刻、等步奏后形成一个个芯片。
成品的wafer一般长成下图，wafer内一小块一小块的正方形我们称之为die，即未封装的芯片。
那么如果晶元的尺寸不变而增大单个芯片的大小会有什么后果呢？1）一片wafer中芯片个数变少 这一点很好理解，比如下图，圆形是wafer的范围，正方形为一个die。随着芯片面积的增大，相同大小一片wafer中包好的芯片个数从16变成4再到1。这样就会造成制造成本很高。 2）良率变差 良率可以简单理解为，一片wafer中可以正常工作的芯片。在芯片制造中由于灰尘或者切割或工艺等问题，会使同一片wafer中若干区域损坏，造成芯片报废。我们还是一下图为例。黑色点为损坏点。单个芯片面积越大良率越低。
那如我们同时将晶元的面积变大，这样是不是就可以解决以上两个问题了？ 下图为晶元面积的发展史，很可惜晶元面积的增长速度较慢。如果不进行晶体管尺寸缩小，仅仅依靠晶元变大，那么半导体发展将远远的落后于摩尔定律。
选用更先进的工艺除了成本和良率的好处之外还有哪些方面的优势呢？一个MOS管的基本结构如下：
每一代新工艺节点，晶体管的沟道长度L变小。沟道长度变小后，晶体管有更快的反应速度，更低的控制电压。
1）更快的频率 随着工艺节点的不断缩小，芯片的频率越来越高。
2）更低的电压 而芯片的功耗是与电压成平方关系，电压的降低，可以极大的减少功耗。
由上可知，芯片的性能（频率、面积、功耗）与芯片中集体管个数并没有必然联系，而仅仅通过增大面积无法达到提高性能的目的。 下图是近40年来芯片发展图，由图可知通过不断缩减晶体管尺寸，确保了近40年来半导体业高速的发展。
延伸阅读
但是进入28nm以后再按照以往的经验来缩减晶体管尺寸，将会失效。短沟道效应造成晶体管无法关断。目前业内通过Fin-FET， SOI等技术来解决这个问题。
（来源：内容来自微信公众号观芯志，作者知乎用户forever snow）
-
微信扫一扫
一键转发 -
最前沿的电子设计资讯
请关注“电子技术设计微信公众号”
- 谷歌支持LTE的Pixel Watch BoM 报告：成本123美元，三星占 据EDN电子技术设计报道，根据Counterpoint的材料清单报告显示，支持 LTE 的 Pixel Watch 的制造成本为123美元。此版本的Pixel Watch发售时售价为 399 美元，成本价格比零售价低约276 美元。
- 称可超越ChatGPT，微软推出新人工智能模型——Kosmos-1 微软推出了 Kosmos-1，据称它是一种多模式大型语言模型 (MLLM)，不仅可以对语言提示做出反应，还可以对视觉线索做出反应，可用于一系列任务，包括图像说明、视觉问题回答等等。
- 风禾尽起！忆芯科技高端企业级主控芯片及方案全球首发！ 忆芯科技在国产高端企业级SSD赛道上，再迎来新里程碑——“风禾尽起 忆芯科技高端企业级芯片及方案发布会”在合肥天鹅湖大酒店隆重举行，面向全球正式首发全新一代高端企业级SSD主控芯片及方案。
- MWC 2023落下帷幕，盘点国产厂商的那些亮眼表现 MWC 2023(世界移动通信大会2023)于2月27日在巴塞罗那正式向全球移动产业伙伴开启，大会也于3月2日正式落下帷幕。展会持续五天，根据官方数据统计，2023年MWC有2000多家全球厂商参展，中国有以OPPO、荣耀为代表的共计28个国产厂商参展。本次展会，各大厂商纷纷拿出自己的看家本领，可谓是亮点多多，今天就带大家一起看看展会上国产厂商展现的那些亮眼技术吧~
- 维持ChatGPT运行将需要超过3万块Nvidia显卡 据TrendForce的最新预测，人工智能（AI）将成为Nvidia的最大收入来源之一。该研究公司估计，OpenAI的ChatGPT最终将需要超过3万块Nvidia显卡的算力以维持运行。
- IEC 61000-4-3标准的步进频率 本文重点在于讨论如何使用更简略的步骤进行IEC 61000-4-3标准的EMI/EMC测试，以加快产品开发时间...
- 热门评论
- 最新评论
