广告

清华造人工神经网络芯片,忆阻器阵列效能高过GPU两个数量级

2020-02-26 网络整理 阅读:
清华造人工神经网络芯片,忆阻器阵列效能高过GPU两个数量级
该存算一体系统在办理卷积神经网络(CNN)时能效比前沿的图形办理器芯片(GPU)高两个数质级,可以说在一定程度上冲破了“冯诺依曼瓶颈”的限造:大幅提升算力的同时,实现了以更小的功耗和更低的硬件成本完成复杂的计算。

近日,清华大学微电子所、未来芯片技术高精尖创新中心钱鹤、吴华强教授团队与合作者在《自然》在线发表了题为“Fully hardware-implemented memristor convolutional neural network”的研究论文,报道了基于忆阻器阵列芯片卷积网络的完整硬件实现。uRsednc

该存算一体系统在办理卷积神经网络(CNN)时能效比前沿的图形办理器芯片(GPU)高两个数质级,可以说在一定程度上冲破了“冯诺依曼瓶颈”的限造:大幅提升算力的同时,实现了以更小的功耗和更低的硬件成本完成复杂的计算。uRsednc

uRsednc

多个忆阻器阵列芯片协同工作示意图。(图自:清华新闻网,下同)uRsednc

uRsednc

基于忆阻器芯片的存算一体系统uRsednc

什么是忆阻器?

忆阻器,全称记忆电阻器(Memristor),是继电阻、电容、电感之后的第四种电路基本元件,表示磁通与电荷之间的关系,最早由加州大学伯克利分校教授蔡少棠在1971年预言存在,惠普公司在2008年研制成功。uRsednc

简单来说,这种组件的的电阻会随着通过的电流量而改变,而且就算电流停止了,它的电阻仍然会停留在之前的值,直到接受到反向的电流它才会被推回去,等于说能“记住”之前的电流量。uRsednc

这种奇妙的效果,其实和神经元突触有相仿之处。再加上忆阻器还具有尺寸小、操作功耗低、可大规模集成(三维集成)等优点,难怪计算机科学家们在忆阻器身上看到了存算一体、低能耗类脑计算的前景。uRsednc

人工神经网络近年来大放异彩,如果用忆阻器连接成阵列,作为人工神经网络的硬件,会有什么效果?uRsednc

忆阻器阵列

当前国际上的相关研究还停留在简单网络结构的验证,或者基于少量器件数据进行的仿真,基于忆阻器阵列的完整硬件实现仍然有很多挑战:器件方面,制备高一致、可靠的多值忆阻器阵列仍是挑战;系统方面,受忆阻器的阻变机理制约,器件固有的非理想特性(如器件间波动,器件电导卡滞,电导状态漂移等)会导致计算准确率降低;架构方面,忆阻器阵列实现卷积功能需要以串行滑动的方式连续采样、计算多个输入块,无法匹配全连接结构的计算效率。uRsednc

钱鹤、吴华强教授团队通过优化材料和器件结构,成功制备出了高性能的忆阻器阵列。2017年5月,该课题组就曾在《自然通讯》报告称,首次实现了基于1024个氧化物忆阻器阵列的类脑计算,将氧化物忆阻器的集成规模提高了一个数量级。这使芯片更加高效地完成人脸识别计算任务,将能耗降低到原来的千分之一以下。uRsednc

忆阻器神经网络

为解决器件非理想特性造成的系统识别准确率下降问题,他们提出一种新型的混合训练算法,仅需用较少的图像样本训练神经网络,并通过微调最后一层网络的部分权重,使存算一体架构在手写数字集上的识别准确率达到96.19%,与软件的识别准确率相当。与此同时,提出了空间并行的机制,将相同卷积核编程到多组忆阻器阵列中,各组忆阻器阵列可并行处理不同的卷积输入块,提高并行度来加速卷积计算。uRsednc

在此基础上,该团队搭建了全硬件构成的完整存算一体系统,在系统里集成了8个包括2048个忆阻器的阵列,以提高并行计算的效率,并在该系统上高效运行了卷积神经网络算法,成功验证了图像识别功能,证明了存算一体架构全硬件实现的可行性。uRsednc

uRsednc

存算一体系统架构uRsednc

近年来,钱鹤、吴华强教授团队长期致力于面向人工智能的存算一体技术研究,从器件性能优化、工艺集成、电路设计及架构与算法等多层次实现创新突破,先后在《自然通讯》(Nature Communications)、《自然电子》(Nature Electronics)、《先进材料》(Advanced Materials)等期刊以及国际电子器件会议 (IEDM)、国际固态半导体电路大会(ISSCC)等顶级学术会议上发表多篇论文。 uRsednc

uRsednc

团队合影uRsednc

清华大学微电子所吴华强教授是本论文的通讯作者,清华大学微电子所博士生姚鹏是第一作者。该研究工作得到了国家自然科学基金委、国家重点研发计划、北京市科委、北京信息科学与技术国家研究中心及华为技术有限公司等支持。uRsednc

论文原文链接:uRsednc

https://www.nature.com/articles/s41586-020-1942-4uRsednc

责编:Demi XiauRsednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • Silicon Labs扩展隔离栅极驱动器将延迟减半,同时显著提 -新型隔离栅极驱动器将延迟减半,同时显著提高瞬态抗扰性-
  • 使用PCIe交换网结构在多主机系统中优化资源部署 PCIe交换网结构是一种能够充分利用CPU巨大性能的绝佳方法,但PCIe标准本身存在一些障碍。不过,可以通过使用动态分区和多主机单根I/O虚拟化共享技术来解决这些难题,以便可以将GPU和NVMe资源实时动态分配给多主机系统中的任何主机,从而满足机器学习工作负载不断变化的需求。
  • 下一代先进IC设计人才需要懂封装! “Raychowdhury是少数专注于此趋势的人之一,他告诉我们,封装是一个工艺工程师必须了解的。他以AMD的Zen处理器以及Intel的Lakefield处理器为例,表示Intel就是在Lakefield芯片使用了一种叫做Foveros的封装整合技术;而根据他的观察,“AMD使用了一种类似的整合技术,将7纳米CPU与10纳米I/O以封装级整合结合在一起,这有助于改善系统良率。他们这种技术的旗舰产品是Zen 2。”
  • Imagination多核架构GPU IP面积缩减25%,功耗降低达30% 10月13日,Imagination发布了最新一代IMG B系列高性能GPU IP,这款多核架构GPU IP 4个系列内核有33种配置。B系列能够提供6 TFLOPS(每秒万亿次浮点运算)的计算能力,与上一代IMG A系列产品相比,功耗降低达30%,面积缩减了25%,且填充率比竞品IP内核高2.5倍。
  • 安谋中国“周易”Z2 AIPU正式发布,性能翻倍、效率翻番 2020年10月13日——安谋科技(中国)有限公司(“安谋中国”)今天正式发布“周易”Z2 AIPU(AI Processing Unit),单核算力最高可达4TOPS,较“周易&
  • Arm二代Neoverse产品单线程性能提升超40%,对标Intel和A Arm在服务器市场已经“存在”了很多年,但是表现一直不太好,不过,Arm进军服务器打天下的雄心一直未变,最近,Arm升级的二代Neoverse产品线,其性能大幅提升。有望直接PK Intel和AMD的x86多核。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了