广告

中科院微电子所首次在14nm FinFET工艺上开展RRAM集成

2021-01-29 中科院微电子所 阅读:
阻变存储器(RRAM)因其CMOS工艺兼容性好、微缩能力强、可靠性高等优势,被认为是先进工艺节点上取代e-flash的有力候选者。但其能否集成在10纳米逻辑工艺平台是影响RRAM未来市场的关键因素。

近日,在2020国际电子器件大会(IEDM)视频会议上,中科院微电子所刘明院士科研团队展示了阻变存储器芯片集成领域的最新研究成果。 raCednc

阻变存储器(RRAM)因其CMOS工艺兼容性好、微缩能力强、可靠性高等优势,被认为是先进工艺节点上取代e-flash的有力候选者。但其能否集成在10纳米逻辑工艺平台是影响RRAM未来市场的关键因素。 raCednc

刘明院士团队首次在14纳米 FinFET逻辑工艺平台上开展了RRAM的集成工作,实现了1Mbit的嵌入式RRAM存储芯片,1T1R单元面积为0.022um2,芯片存储密度为13.4Mb/mm2,居世界前列。针对RRAM器件与逻辑单元之间的不兼容性,团队提出了负电压偏置的编程方案,通过在芯片中引入深N阱工艺,使阵列可以施加负电压以降低施加电压的绝对值进而减小传输路径上的高压风险。团队采用位线转置的优化阵列架构,降低了晶体管的击穿风险。团队发现操作电压、编程电流和后端RC是影响微缩的重要因素,进而提出了RRAM在10纳米及以下节点集成的建议设计规则,并采用1T2R的阵列架构提高存储密度。该工作对提升RRAM在先进工艺节点下的嵌入式应用具有一定的指导意义。 raCednc

基于上述研究成果的论文“First Demonstration of OxRRAM Integration on 14nm FinFet Platform and Scaling Potential Analysis towards Sub-10nm Node”入选2020 IEDM。微电子所许晓欣副研究员为论文第一作者。  raCednc

raCednc

图1 (a)14nm FinFET平台开发的RRAM结构示意图。b)RRAM单元的TEM横截面图像。(c)2Finger 结构的逻辑器件。(d)RRAM的叠层结构raCednc

raCednc

图2 RRAM单元的基本电学特性。(a)IV特性曲线;(b)4Kb存储阵列中高低阻态分布 raCednc

责编:Luffy LiuraCednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 台积电停电3万片晶圆受影响,损失仍未厘清 日前,作为汽车芯片的主力生产商,台积电缺水的问题,加深了汽车缺芯的忧患。雪上加霜的是,昨日上午,台积电南科Fab14 P7厂区突然停电,该厂区主要生产车用电子芯片。业界预估有3万片晶圆受影响,损失金额在10亿新台币(折合2.3亿人民币)以内。
  • 中科院深圳:智能成型装备工业互联网的研发与应用实践 在ASPENCORE举办的“深圳国际工业4.0技术与应用峰会”上,中国科学院深圳先进技术研究院副研究员、深圳市海外高水平引进人才杨之乐博士分享了“智能成型装备工业互联网的研发与应用实践”主题演讲。
  • 会“IPO“还是”被收购“?Kioxia的技术到底强在哪里?在 尽管存储巨头们心中都期盼更紧密的整合,但如Kioxia若收购成功,日本似乎就没有留下什么大的存储公司,全球闪存业务掌控在美/韩两国手中也震动行业竞争格局与发展,最可能出现的结果可能还是希望Kioxia在适当的节点进行IPO吧
  • 卡奥斯:工业互联网背景下的AIoT应用 在ASPENCORE举办的“深圳国际工业4.0技术与应用峰会”上,海尔卡奥斯创智物联技术总监慕永琛分享了“工业互联网背景下的AIoT应用”主题演讲。
  • 微软:不止于大屏展示的数字孪生 在ASPENCORE举办的“深圳国际工业4.0技术与应用峰会”上,微软(中国)首席技术顾问管震分享了“不止于大屏展示的数字孪生”主题演讲。
  • SAP:智造升级关键——“从设计到运维”全流程连接 在ASPENCORE在深圳电子智能制造展(EIMS)同期举办的“深圳国际工业4.0技术与应用峰会”上,思爱普(SAP)大中华区数字化供应链全球卓越中心副总裁邱宪宗分享了“智造升级关键:‘从设计到运维’全流程连接”主题演讲,内容包括两个部分:数字化供应链简介,以及对智能制造的理解。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了