广告

IEC 61000-4-3标准的步进频率

2023-03-02 14:37:46 John Dunn,EDN专栏作者 阅读:
本文重点在于讨论如何使用更简略的步骤进行IEC 61000-4-3标准的EMI/EMC测试,以加快产品开发时间...

最近在EmcStandards网站上看到依据电磁兼容性(EMC)标准IEC61000-4-3进行EMI/EMC测试的相关讨论。它主要来自于:cnXednc

Engineering Limited, 1 Brassey Road, Old Potts Way, Shrewsbury, United Kingdom, SY3 7FA.cnXednc

从这个网页中,我们可以下载《EN 61000-4-3实用指南:射频的抗辐射能力》(A Practical Guide for EN 61000-4-3: Immunity to radiated radio frequencies)的pdf文件。为了加速产品的开发时间,也许我们可以对此指南进行一些实用的修订。cnXednc

在射频电路设计中,电路的稳态运行是设计人员需要设定的主要目标之一。在稳态下,对信号保真度、失真、噪声和干扰等电路参数进行评估,进而能更好地提升射频电路的整体性能。然而如何平衡性能与成本之间的关系是每个工程师都会遇到的难题,这不但需要经年累月的经验积累,更需要一个良好的学习沟通交流的平台。cnXednc

3月29日,AspenCore将在上海举办国际集成电路展览会暨研讨会(IIC Shanghai 2023),同期举办的“射频与无线通信技术论坛”邀请到国内外多家优秀射频设计和系统方案商,欢迎感兴趣的朋友到场交流,共同探讨射频和无线通信技术的开发与未来。欢迎感兴趣的朋友点击这里报名参会。cnXednc

在该pdf文件的第14页,我们可以发现以下摘录。cnXednc

cnXednc

图1:摘自《EN 61000-4-3实用指南:射频的抗辐射能力》。cnXednc

施加于被测单元(UUT)的传入射频(RF)照明频率从一个频率步进到下一个频率,其中,在第一个频率之后的每个频率是以下频率乘以1.01。其倍增系数是(1 + p/100),其中的“p”相当于1 (以1%表示)。cnXednc

从低频率的Flow到高频率的Fhigh,其总步进数可按以下等式得出。cnXednc

Fhigh / Flow = (1 + p/100)StepscnXednc

透过代数重新排列,我们可以得到。cnXednc

Steps = log (Fhigh / Flow) / log (1 + p/100)cnXednc

由于这种计算几乎总会产生一个非整数的结果,因此可以选择所需的步进数为如下:cnXednc

Steps = 1 + INT ( log (Fhigh / Flow) / log (1 + p/100) )cnXednc

采用最后一个等式,我们确认了从80MHz步进到1GHz的测试时间理论值为12.7分钟,驻留时间为3秒钟,但也可以着眼于开发应用的其他可能方案,如下所示。cnXednc

cnXednc

图2:由Fhigh、Flow和驻留时间得出的总测试时间。cnXednc

如果我们的上限频率从1GHz到6GHz,那么理论上的步进时间将从12.7秒增加到21.7秒。然而,如果出于产品开发的目的,我们希望简略测试花费更少的时间,使用较简略步进的间隔可能带来一点节省时间的好处。cnXednc

例如,从80MHz到1GHz,每步进3%,就可以让12.7分钟的测试时间缩短到只需4.3分钟,几乎是缩短了三分之二的测试时间。因此,每次当你进行测试时,喝咖啡和吃甜甜圈的时间虽然会减少,但产品开发时间可能会更快些。cnXednc

值得一提的是,增加步进长度很容易错过一个带宽较窄的电磁耐受(EMS)峰值。而且,即使是1.01比率的步进也可能会错过带宽够窄的敏感度。工程师始终必须在频率步进比率与投资于完整测试运行的时间之间进行权衡。工程判断确实是做出最佳选择的关键。cnXednc

(原文刊登于EDN美国版,参考链接:Frequency Steps in the IEC 61000-4-3 standard,由Susan Hong编译。)cnXednc

在射频电路设计中,电路的稳态运行是设计人员需要设定的主要目标之一。在稳态下,对信号保真度、失真、噪声和干扰等电路参数进行评估,进而能更好地提升射频电路的整体性能。然而如何平衡性能与成本之间的关系是每个工程师都会遇到的难题,这不但需要经年累月的经验积累,更需要一个良好的学习沟通交流的平台。cnXednc

3月29日,AspenCore将在上海举办国际集成电路展览会暨研讨会(IIC Shanghai 2023),同期举办的“射频与无线通信技术论坛”邀请到国内外多家优秀射频设计和系统方案商,欢迎感兴趣的朋友到场交流,共同探讨射频和无线通信技术的开发与未来。欢迎感兴趣的朋友点击这里或扫码报名参会。cnXednc

cnXednc

责编:Ricardo
本文为电子技术设计原创文章,未经授权禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 深度点评天玑9300,全大核CPU和生成式AI加速有什么用? 最近联发科发布的天玑9300芯片,在宣传上叫“天玑9300旗舰5G生成式AI移动芯片”——这个词条剖析一下,5G是天玑9000系列的标配了,不用多谈;“旗舰”和“生成式AI”在我们看来特别对应于(1)全大核CPU架构设计,(2)能跑生成式AI。
  • 机器人设计应有助于防止电磁干扰 随着这些机器在生活和商业中发挥越来越重要的作用,正确设计机器人变得更加重要。在这种设计中需要考虑的最关键的事情之一就是电磁干扰(EMI)。
  • 到底要不要遵循传统的屏蔽规范? 您是否遇到过这样一种设计情况:大家都认为是正确的做法,但实际上是不正确的?与这种所谓的传统智慧对抗是一种什么样的挑战?
  • 接地回路的简介 不正确的接地会在数据记录、数据采集以及测量和控制系统中产生问题。
  • 利用有源滤波实现开关电源EMI衰减 有源滤波的好处是减少了DC/DC解决方案的整体体积,这主要是因为抵消电路只需要使用小得多的无源滤波器,而不是较大的“蛮力”无源滤波器。
  • 减少无线/物联网设备EMI的若干问题解读(上) 要减少无线和物联网设备自我产生的EMI,关键方法之一是实现适当的PCB设计。最近我就这个主题主持了一场很长的网络研讨会,探讨了几个有关PCB设计和降低DC-DC转换器EMI的问题,我的回答如下。
  • EMC基础与测试原理——来自EMC检测工程师的实用笔记 近些年电磁兼容技术蓬勃发展,但对设计工程师来说,这是一个陌生的领域。本文用17张PPT教你看懂EMC基础与测试原理。
  • 深入集成电路芯片内部,看它对EMI设计的影响 电磁兼容设计通常要运用各项控制技术,一般来说,越接近EMI源,实现EM控制所需的成本就越小。PCB上的集成电路芯片是EMI最主要的能量来源,因此,如果能够深入了解集成电路芯片的内部特征,可以简化PCB和系统级设计中的EMI控制。
  • 加了滤波电路,结果电源纹波还变大了! 在电路中,在IC的电源引脚处经常会使用磁珠与板卡上面的其他电源隔离,还能达到抑制高频噪声,减小电源纹波的目的;但有的电路里面的器件电源串接磁珠反而会增加电源纹波,即出现电源后端的噪声明显要大于磁珠前段的噪声。
  • 五张图看懂EMI电磁干扰的传播过程 电磁干扰是电子电路设计过程中最常见的问题,设计师们一直在寻找能够完全消除或降低电磁干扰,也就是EMI的方法。但想要完全的消除EMI的干扰,首先需要的就是了解EMI是什么,它的传播过程是怎样的,本文就将对EMI的传播过程进行一个大致的介绍。
  • DIY一个12V转220V的逆变器,分享其原理图 这次我们采用了功率较大的三极管2N3055,而电阻只用了两个,且最好电阻的功率选大一点,这样电路的输出功率也会相应地增加……
  • 三年数电五年模电,硬件工程师到底该如何发展? 计算机硬件如PC、手机、摄像机、路由器、交换机、服务器等产品的基础就是硬件单板,硬件工程师就是设计合格的单板。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了