广告

为基于VPX的PCIe系统做一个异步时钟

2012-03-30 00:00:00 Vadim Vaynerman 马里兰州Westminster,Bottom Line技术公司 阅读:
本设计用PCIe的VITA46.4在一个VPX系统中的外设卡和主控制器之间传送数据。它采用了PCIe Revision 1,工作速度为2.5Gbps。
VITA46 VPX标准定义了一种通用尺寸的机箱,它可以容纳各种形式的卡(参考文献1)。这些卡插到一个通用背板上。本设计用PCIe的VITA46.4在一个VPX系统中的外设卡和主控制器之间传送数据。它采用了PCIe Revision 1,工作速度为2.5Gbps。所有符合VPX的卡都必须使用自己的独立时钟,这与其它符合PCIe要求的系统不同,如PC。VPX外设卡也必须为PCIe事务建立自己的时钟,这意味着,时钟与主单板机是相位无关的。因此,外设时钟是异步时钟。PCIe标准允许这种情况,而对所有异步PCIe时钟有严格的抖动容差要求。 本设计中的外设卡使用了一片FPGA作为数字处理主器件。FPGA供应商的评估板通常采用PCIe接口,但板上不使用异步时钟。为了实现异步时钟, 可以用一只与某种型号振荡晶体精确匹配的时钟芯片(图1)。时钟芯片IC对晶体有抖动、老化和阻抗方面的要求。晶体应在-40°C~+85°C的温度区间内保证这些要求。必须使用CY24293数据表中的公式计算晶体的负载电容值。来自CY24293的时钟被直接送入FPGA的高速收发器时钟引脚,从而获得了外设卡与单板机之间可靠的PCIe分组传输。CY24293还有一些其它的元件与布局要求,它采用一种PCIe设备走线配置,要求有阻抗可控的特殊长度走线,以及特殊值的串联电阻。

图1,本电路将一个时钟发生器输出送至FPGA,获得一个异步VPX时钟
图1,本电路将一个时钟发生器输出送至FPGA,获得一个异步VPX时钟
YJRednc

《电子设计技术》网站版权所有,谢绝转载
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了