广告

源同步接口时序收敛

2016-09-27 Babul Anunay、Amol Agarwal、Priy 阅读:
源同步时序协议在现代高速接口中发挥着关键的作用。本文将从时序角度来探讨不同类型的源同步协议以及它们所带来的时序收敛方面的挑战。

源同步时序协议在现代高速接口中发挥着关键的作用。本文将从时序角度来探讨不同类型的源同步协议以及它们所带来的时序收敛方面的挑战。qe3ednc

20160927B02qe3ednc

图1:源同步协议。qe3ednc

qe3ednc

如图1所示,在正向源同步时序协议中,会发送一个时钟作为基准来对发送的数据进行采样。这可帮助接收器通过维持数据和输入时钟信号之间的偏置来避免亚稳态。qe3ednc

但在有些情况下,数据接收方必须发送一个时钟以供数据发送方作为依据来发送数据。大量的往返时间使得频率无法提高,正因如此,大多数发送方会随数据发送另一个时钟/选通以方便接收方采样。但是,发射器可通过两种方式发送数据,我们将在这里详细讨论。qe3ednc

发射器根据时钟发送输出延迟数据

20160927B03qe3ednc

图2:在下一边缘对延迟数据进行采样。qe3ednc

qe3ednc

如图2所示,在这种情况下,发射器会先保持数据然后再发送。尽管对于收发器而言这种做法无关紧要,但实际上在物理实施中,需要花费大量工作才能在快速流程、高电压和降低延迟的温度条件下保持数据。或者,可以在完成所需数字相位偏移后,使用更快的时钟边缘来启动数据。qe3ednc

发射器会在通常称为输出保持(tHO)的时间段后开始更改数据。发射器被允许在达到通常称为数据有效输出(tDVO)的时间前更改数据。tDVO达不到时钟采样边缘,此后,数据将重新变为有效且稳定。tDVO–tHO通常被称为发射器的数据无效窗口,这是一部分可用的相移,允许更改数据。可用相移的剩余部分称为数据有效窗口。qe3ednc

请务必注意,通过保持数据,发射器已确保采样边缘位于有效窗口内。采样边缘前面的有效窗口部分被接收器用来匹配其捕获/采样触发器的建立时间,并被称为接收器的输入建立时间。采样边缘后面的有效窗口部分帮助匹配捕获触发器的保持检查时间,并被称为接收器的输入保持时间。因此,接收器必须对输入时钟执行最少的调动,并且使输入时钟的偏置与输入数据匹配。qe3ednc

发射器根据时钟发送输出偏置数据

20160927B04qe3ednc

图3:在下一边缘对偏置数据进行采样。qe3ednc

qe3ednc

我们来看看图3中所示的其他可能性。发射器现在不再保持数据,而会将数据分散至发送给接收器的时钟。因此,数据在时钟边缘的两端发生偏置。考虑双倍数据速率(也称为双倍切换速率)的情况,如果接收器尝试在下一个边缘对该数据进行采样,请注意,tHO参数是负值,因此必须将数据延迟至少x(x>tHO+保持检查时间),才能将有效窗口发送至时钟边缘附近。这会增加很多缓冲区/中继器,并造成区域开销。最坏的情况是,在降低延迟的流程电压温度(PVT)条件下,每次推动x容限,增加延迟的PVT条件下都会推动3x-4x,这可能会再次将有效数据移出采样边缘。qe3ednc

20160927B05qe3ednc

图4:在相同边缘对偏置数据进行采样。qe3ednc

qe3ednc

现在,我们来观察如果接收器尝试在相同边缘自行对数据进行采样,会发生什么情况,如图4中所示。这时,接收器拥有充足的保持时间来匹配其保持检查时间。但是,tDVO现在超过了建立检查时间,因此会发生建立违规现象,从而导致出现亚稳态。qe3ednc

20160927B06qe3ednc

图5:在相同移位边缘对偏置数据进行采样。qe3ednc

qe3ednc

接收器现在必须制定一个策略来对时钟进行超过数据的延迟/移位,以将时钟推入有效窗口内,从而在移位时钟的两端留有足够的容限,满足图5中所示的建立和保持时间。有两种方法来执行该操作:qe3ednc

1.架构移位解决方案

正常解决方案是使时钟相移90°,将其推入可用相移的中间位置,帮助接收器达到正输入建立时间和保持时间。但是,这说起来容易做起来难,因为输入时钟在设计上与其他时钟没有相位关系,必须部署同步结构来吸收亚稳态。还需要使用两倍频率的时钟来实现90°相移。可以根据数据有效窗口与时钟的偏差来探索45°或135°等其他相移容限的移位,但那可能需要更高频率的时钟。qe3ednc

2.物理移位解决方案

或者,还可以通过在时钟路径中放置更多缓冲区/中继器,利用物理赝象来使用时钟。但是,这比架构解决方案更加复杂,因为这要求在所有流程、电压和温度条件下使用相同的最低移位量。同样,对于降低延迟的流程电压温度( PVT)中提供的任何移位x,增加延迟的PVT情况会出现3x-4x移位,如果数据有效窗口较小,这可能会让时钟边缘再次进入无效窗口,如果目标是较高频率的话,很有可能会发生这种情况。qe3ednc

因此,接收器必须选择轻者来对边缘偏置数据进行采样。如果发射器保持数据一段时间, 则两者都不必要,但这时,发射器必须面对一定的困难,即在声明的时间段内保持数据有效,即便是在降低延迟的PVT条件下也是如此。qe3ednc

当发射器设备不固定并且接收器需要计划处理输出延迟数据和边缘偏置数据时,这种问题比较严重。这种情况下,通常会将SoC连接至不同闪存设备,因为这两种闪存类型在市场中都有售。通过(供应商)公认机构或协会来实现规范标准化将帮助缩小问题,从而实现较高频率,将性能扩展至新的高度。qe3ednc

(作者:Babul Anunay、Amol Agarwal、Priya Khandelwal, 恩智浦(原飞思卡尔印度公司))qe3ednc

《电子技术设计》2016年10月刊版权所有,谢绝转载。qe3ednc

20160630000123qe3ednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 拆一台苹果万元iMac电脑标配适配器,做工如何? Apple苹果的24英寸iMac已经上市有一段时间了,搭载苹果M1处理器的它性能相较上一代提升了85%,同时机身体积还小了50%。苹果24英寸iMac原装143W适配器A2290,其自带一条特殊的输出线缆,支持15.9V9A输出,下面就随小编一起来看看电源的具体用料做工。
  • Matter的核心:定义下一阶段智能家居的互操作性和无线技 在当今完全互联的世界里,使用各种智能家居的生活环境意味着需要同时与多种无线协议进行交互。照明系统、供暖和制冷系统、安全系统、娱乐系统——现在家庭生活的方方面面几乎都可以通过无线方式进行增强和控制。尽管无线技术的优势众多,但如今家庭中的无线连接并不是一帆风顺的。即便对于深谙各种先进技术的智能家居爱好人士来说,家庭网络中处理各种不兼容的无线协议也构成了挑战。
  • 泰克在其屡获大奖的高性能示波器中增加5G功能 工程师可以使用最新5G软件,在一台示波器上诊断复杂的信号交互,减少麻烦的仪器之间关联需求。
  • 用TinyML开始设计——开发评估套件 本文中展示的开发套件和评估板得到一些流行的机器学习库和用于 TinyML 工作流程资源的支持,包括用于微控制器的 Google TensorFlow Lite 和 Edge Impulse,因而它们能够成为您第一个项目的理想起点。
  • “中国IC设计成就奖”提名产品简介:低压高速比较器GS87 低功耗超高速GS8743系列比较器,集成了内部迟滞,优化的系统供电范围。具有快速响应、低功耗、低输入失调电压和轨对轨输入输出等特点。内部输入迟滞消除了由于外部输入噪声电压造成的输出切换,工作温度范围为-40℃至+85℃。GS8743系列比较器工作电压为2.7到5.5V,最大输入失调电压为5mV,每通道静态电流为1.3mA,响应时间为6ns。
  • “中国IC设计成就奖”提名产品简介:车规级数字通讯隔离 Chipways汽车级电池组隔离器XL8820系列产品是同时满足AEC-Q100汽车可靠性标准和ISO 26262汽车功能安全标准的车规级隔离式通讯接口芯片。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了