广告

瞄准协处理器/SDN/5G巨量市场,看eFPGA如何击破带宽/延迟/功耗/成本问题

2016-10-14 赵明灿 阅读:
未来FPGA应用在高性能计算、数据中心、人工智能中将越来越广泛。随着云计算和网络带宽的发展,CPU协处理器将会是FPGA的一个新的增长点。

前不久,美国《连线(Wired)》杂志报道了微软在数据中心中使用FPGA技术做加速。必应搜索引擎在使用FPGA技术后,在网页排名上获得了30倍的性能提升。同时在该文章中,Intel执行副总裁Diane Bryant透露,Intel之所以收购Altera,就是因为这个项目。她估计,到2020年有1/3的服务器都会采用FPGA做加速。6xQednc

另一篇文章指出,谷歌为机器学习设计的TPU专用加速芯片,其上便设计了专用接口使FPGA能够用于数据中心计算。因此,未来FPGA应用在高性能计算、数据中心、人工智能等领域将会越来越广泛。6xQednc

FPGA正在经历第三个发展阶段:其增长将由CPU协处理器来主导

FPGA目前正在经历第三个发展阶段。第一个阶段(80年代到90年代中期),FPGA主要用于实现TTL胶合逻辑。这时,其速度很慢,市场总量从0增长到5亿美元。第二个阶段(90年代中期到2015年)是互联网时代,FPGA被用于在路由器/交换机中做ASIC连接,这时,由于工艺进步,FPGA变得更大、更快、更便宜,市场容量也由5亿美元增长到50亿美元。6xQednc

第三个阶段(从2016年开始),FPGA增长将由CPU协处理器来主导,其主要应用包括:CPU数据中心加速(加解密、压缩解压缩、深度包检查、无架构搜索、机器学习和人工智能),灵活的软件定义网络(SDN),以及无线基础设施(5G)。这个阶段,市场容量将会更大。为此,总部设在美国硅谷的一家FPGA公司——Achronix,开发了全新概念的嵌入式FPGA(embedded FPGA,eFPGA)IP产品。在FPGA发展的第三个阶段,eFPGA将会有很大需求。6xQednc

20161014000326xQednc

图1:Achronix公司总裁兼首席执行官Robert Blake(左),Achronix公司亚太区总经理罗炜亮(右)。6xQednc

 6xQednc

Achronix公司总裁兼首席执行官Robert Blake介绍说,Achronix成立于美国康奈尔大学(美国东海岸非常有名的常春藤联盟之一)。该公司由一些工程师和教授建立,旨在开发非常高速的FPGA。Achronix随后将总部迁到了美国硅谷,其间也研发了几代FPGA产品。比如,该公司Speedster22i是一款高端FPGA,它是基于Intel 22nm技术制造的。6xQednc

该公司新的Speedcore eFPGA IP产品是一款高端FPGA内核,可以让客户将其嵌入到他们自己的ASIC SoC产品中做加速。6xQednc

Speedcore是基于22nm Speedster22i独立式FPGA产品设计的。它具备FPGA的灵活性,相比FPGA器件,具有如下显著优势:互联带宽增加10倍,互联延迟减小至1/10,功耗降低50%,成本降低90%。6xQednc

Blake先生透露,Achronix虽然今天才公布这项技术,但在3年前就开始了这项开发,并且也已经有客户在应用这个技术了。该公司有3种产品,除了Speedcore eFPGA和Speedster22i(独立式FPGA产品,已量产3年,明年将发布下一代产品)外,还包括基于Speedster22i的Accelerator-6D PCIe加速卡。6xQednc

现在CPU正在向多核发展,增加核数可以同时处理多个功能,但是性能并不是随着CPU的核数成比例增长,它的收益会降低。如果将eFPGA嵌入到SoC中来与CPU连接,因为FPGA是并行运算,所以能够帮助CPU并行处理这些业务。由于数据中心处理的业务量越来越大,eFPGA便能在其中帮助卸载许多任务,Blake先生指出。6xQednc

20161014000336xQednc

图2:将eFPGA嵌入到SoC中与CPU连接,能够帮助CPU并行处理多个业务。6xQednc

 6xQednc

ASIC中已集成各种IP,为何不把FPGA也嵌入到其中?6xQednc

从ASIC的发展历史看,ASIC最开始只是逻辑资源,但是后来集成了越来越多的功能,如存储器、锁相环、高端收发器、CPU、DSP等等。有这么多的IP集成到ASIC当中,那么为什么嵌入式FPGA IP不能放在其中?Blake先生表示,其原因有二:1,市场上没有人愿意提供这个技术;2,这个技术太贵。6xQednc

要想在eFPGA领域成功的话,需要具备两个重要因素:1,要有FPGA专长,包括设计FPGA的能力和经验,要有很好的软件去做布线布局,要有许多的客户经验;2,要知道eFPGA IP如何与SoC集成。另外,FPGA设计需要有好的软件。Achronix提供全功能的ACE(Achronix CAD Environment)工具,从综合直到编程到芯片中,并且在不断地优化和增强。6xQednc

20161014000346xQednc

图3:Achronix提供全功能的ACE工具。6xQednc

 6xQednc

20161014000356xQednc

图4:ACE在不断加强。6xQednc

 6xQednc

Achronix在设计Speedster22i独立式FPGA时在美国硅谷和印度班加罗尔有两个团队,分别负责开发FPGA内核和SoC(FPGA周边集成第三方IP)。6xQednc

20161014000366xQednc

图5:Speedster22i独立式FPGA设计,美国硅谷和印度班加罗尔有两个团队,分别负责开发FPGA内核和SoC。6xQednc

 6xQednc

eFPGA到底能实现哪些好处?6xQednc

对于FPGA来说,FPGA内核和周边逻辑的尺寸各占一半。如果能够将FPGA放在SoC中,其周边逻辑(IO)便可以省去(因为SoC中含有),而且也能节省成本。PCB上省去了FPGA,因此尺寸可以减少,层数可以减少(高端FPGA连接到SoC,在电路板上会需要很多层),可改善信号完整性问题(FPGA和SoC用高速SerDes连接,设计信号完整性需要花很多工夫),FPGA外围元器件(电容、电源调节器等)可以省去。6xQednc

20161014000376xQednc

图6:eFPGA降低芯片尺寸和系统成本。6xQednc

 6xQednc

外部IO的功耗可以大幅减少。购买独立的FPGA不可能做到逻辑资源恰好满足设计需求,而eFPGA可以实现定制化设计,功耗也能相应减少。6xQednc

从成本来看,电路板的层数减少,成本相应减少。由于是客户自己制作,FPGA裸片的成本及FPGA厂商的利润(FPGA厂商的利润都不错)也可以省去。6xQednc

20161014000386xQednc

图7:eFPGA降低系统功耗以及成本。6xQednc

 6xQednc

另外,在延迟方面,因为传统的独立式FPGA采用高速SerDes收发器转接时需要经过很多的协议、软件和封装,所以需要很长时间。如果将FPGA嵌入到SoC中,接口将会非常简单,延迟可以大幅减少——2ns(1个时钟周期)或0ns(0个时钟周期,不经过寄存器)。6xQednc

20161014000396xQednc

图8:独立式FPGA对Speedcore eFPGA。6xQednc

 6xQednc

下图为Speedcore eFPGA和竞争对手中端器件(Xilinx XCKU025、Altera GX160)作比较。因为独立式FPGA管脚数受制于封装,eFPGA可以实现10倍接口带宽。eFPGA的延迟也从外挂式FPGA的大约30ns到50ns得到显著降低,因此非常适用于高性能计算、数据中心硬件加速等(带宽、性能、功耗都有很大提升)。6xQednc

20161014000406xQednc

图9:Speedcore eFPGA相比竞争对手中端器件可实现10倍接口带宽和更低延迟。6xQednc

 6xQednc

怎样将eFPGA成功应用到客户方?6xQednc

那么,怎样才能将eFPGA成功应用到客户方?Blake先生表示,虽然这个产品现在才发布,但该公司已经做了3年开发,并已将其用到几个客户那边。6xQednc

他表示,Achronix会根据客户定制化的需求,如需要多少资源、什么工艺,提供固定IP(包括GDSII、仿真文件等)以及软件(根据IP来定)。Speedcore eFPGA最开始是采用的台积电16nm FF工艺。如果客户需要新的工艺或Foundry厂商,Achronix需要4到6个月进行转移。但是如果定下了工艺,如果客户需要不同资源,几周就可提供。之所以能够这么快速提供,是因为在定义时,所有资源都采用的是模块化设计(一列一列的),可以很快将它们拼接在一起。比如做5G设计需要有更多DSP,那就多给几列DSP;做高性能计算需要更多存储器,则可以多给一些存储资源。6xQednc

20161014000416xQednc

图10:Speedcore eFPGA所有资源都采用模块化设计,可以很方便地拼接。6xQednc

 6xQednc

另外,Achronix使用标准的IP产品商业模式供货(类似于ARM),具体包括:授权许可Speedcore技术;对使用Speedcore IP的器件按出货量收取知识产权使用费;对ACE设计工具进行维护。6xQednc

201606300001236xQednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
赵明灿
赵明灿是EDN China的产业分析师/技术编辑。他在电子行业拥有10多年的从业经验。在加入ASPENCORE之前,他曾在电源和智能电表等领域担任过4年的工程师。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • “中国IC设计成就奖”提名产品简介:IVCR1401 35V 4A Si IVCR1401是一款4A单通道高速智能栅极驱动器,能够高效,安全地驱动SiC MOSFET和IGBT, 对比传统的栅极驱动,8引脚设计更简洁,使用更方便,能大大节约开发时间成本。
  • “中国IC设计成就奖”提名产品简介:显示触控一体化驱动 集创北方研发的显示触控一体化驱动芯片(TDDI)突破了CDMA抗干扰技术、驱动控制与触控侦测分时复用全驱动技术、减光罩、低功耗等前沿技术,形成了TDDI特有的显示横纹 (Hline)解决方案
  • “中国IC设计成就奖”提名产品简介:高可靠性隔离式双通 纳芯微NSi6602-Q1是国内首款车规级高压隔离半桥驱动芯片,该芯片集高隔离耐压、高可靠性、高集成度、低延时、灵活封装配置等特性于一体,可应用在车载电源OBC/DCDC、车载电驱、充电桩、光伏储能、数字电源等泛能源重点发展领域。
  • Matter的核心:定义下一阶段智能家居的互操作性和无线技 在当今完全互联的世界里,使用各种智能家居的生活环境意味着需要同时与多种无线协议进行交互。照明系统、供暖和制冷系统、安全系统、娱乐系统——现在家庭生活的方方面面几乎都可以通过无线方式进行增强和控制。尽管无线技术的优势众多,但如今家庭中的无线连接并不是一帆风顺的。即便对于深谙各种先进技术的智能家居爱好人士来说,家庭网络中处理各种不兼容的无线协议也构成了挑战。
  • “中国IC设计成就奖”提名产品简介:数字隔离器Pai122M3 荣湃数字隔离器产品采用自主知识产权的智能分压技术开发设计而成,相比同类隔离产品,该专利技术可以实现更低的功耗,更高的速率和更优的时序特性。智能分压技术相比传统隔离传输技术,采用更简洁的电路架构实现更优的隔离传输性能,采用智能分压锁存放大模块电路,替代传统架构中的高频发生电路,高频调制电路和高频解调三部分电路,因此芯片面积只有传统架构芯片面积的1/2~1/3。
  • “中国IC设计成就奖”提名产品简介:集成隔离电源的隔离 CA-IS3062W是川土微电子在2020年12月推出的一款隔离式控制区域网络(CAN)物理层收发器,同时内部集成隔离式DC-DC转换器。符合ISO11898-2标准的技术规范。此器件采用片上二氧化硅(SiO2)电容作为隔离层,在CAN协议控制器和物理层总线之间创建一个完全隔离的接口,配合内部集成的隔离式DC-DC,可隔绝噪声和干扰并防止损坏敏感电路。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了