广告

如何使微处理器的PWM频率和分辨率翻倍

2017-08-08 Alperen Akkuncu 阅读:
降低PWM DAC纹波的方法通常有两种:一种是降低低通滤波器的截止频率,另一种是提高PWM信号的频率。然而,前一种方法会加长上升时间,后一种方法会导致分辨率降低。本设计实例讨论了在不使用上述两种方法的情况下,如何降低PWM DAC的纹波。

我们大多数人都知道PWM DAC(数模转换器)。它们很容易实现,也很便宜,非常适合一些低性能的应用。gKcednc

实现它们的方法是滤除PWM信号中的高频分量,只留下正比于占空比的低频或直流分量。但是低通滤波器并不能完全滤除PWM频率,因此低频/直流信号中通常都会有一定程度的纹波。gKcednc

减少PWM DAC纹波的方法一般有两种。一种是降低低通滤波器的截止频率,另一种是提高PWM信号的频率。然而不可避免的是,更低的截止频率会延长上升时间;如果是在给定时钟频率点通过减小计数器尺寸实现的,那么更快的PWM频率会降低分辨率。gKcednc

下面要讨论的设计实例非常有趣,着重介绍了另外一种降低PWM DAC纹波的方法。gKcednc

事实上,我们可以使用相位差为180°的两个PWM信号来降低上述纹波。从直觉上,当两个相同频率的正弦波的相位相差180°时,它们会相互抵消,因此我们使用相位差为180°的两个PWM信号也能将彼此的谐波分量抵消干净,是这样吗?确实是这样,但并不是PWM信号的所有谐波分量都能抵消,有些分量可以抵消,有些却抵消不了。这与傅里叶级数有关,比较复杂,这里就不罗列一大堆数学公式来进行解释了。gKcednc

两个PWM信号之间180°的相位差是如何实现的呢?我使用了TI的MSP320FR5969 LaunchPad,这种方法很常用。为了实现相位移动,需要两个定时器。其中一个定时器必须包含两个比较-捕获-PWM(CCP)模块,另一个只需要一个CCP模块。gKcednc

在包含两个CCP模块的定时器中,可以用一个CCP模块来设置该定时器的PWM频率和占空比,另一个CCP模块产生中断,用于启动另一个定时器,两者的延时等于PWM周期的一半。另一个定时器中的CCP模块用于设置相同的PWM频率和占空比。你还必须对这个延时进行“微调”,因为软件会在PWM信号之间增加额外的时间。举例来说,在我的代码的102行,我将比较寄存器的值从(timer_period+1)/2改为了(timer_period+1)/2-27。 gKcednc

我做了一些小调查,想看看其它微控制器是否具有相同的硬件和能力来实现我所用的方法:许多Atmel微控制器都有1个以上的定时器,每种控制器通常都有两个CCP(比如ATmega 328),因此实现这种方法应该是可能的。另外一个常见的例子是STM32F051R8(这是一些流行的ST电路板使用的微控制器),它有11个定时器,其中许多定时器都有1个以上的CCP。TI基于ARM的微控制器通常有独立的PWM和定时器模块(如TM4C123GH6PM),因此应该更容易实现相移。使用其中一个定时器,两个PWM模块就可以以一半PWM周期的延时开启。gKcednc

DI1_F1_201708

图1:单路和双路PWM电路。gKcednc

gKcednc

在相移DAC的Vout端,两个PWM信号被累加在一起,结果有些谐波分量彼此抵消,最终实现了降低纹波的效果。gKcednc

我们看看使用三种不同电阻值时的情况。每个PWM信号都是占空比为25%、频率为100kHz。gKcednc

DI1_F2_201708

图2:上面的波形是传统PWM,下面的波形是双路相移PWM。从左到右每格的电压递减100mV、50mV、4mV。gKcednc

gKcednc

从图中的结果可以看出:首先,峰-峰纹波降低了;其次,传统PWM DAC的纹波基频等于 PWM信号的频率(100kHz)。相移PWM DAC的纹波基频等于PWM信号的二次谐波(200kHz),这意味着我们用相移DAC成功地删除了PWM信号的一次谐波。gKcednc

这种方法的一个优点是不用增加上升时间也能降低纹波(或者相同的纹波只需一半的上升时间)。gKcednc

另外一个潜在优点是,将两个PWM设置为相隔一个计数值可以获得中间值,进而实现DAC有效分辨率的翻倍。虽然这会导致少许的不对称并增加纹波,但是影响很小可以忽略不计。gKcednc

《电子技术设计》2017年8月刊版权所有,谢绝转载。gKcednc

20160630000123gKcednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • ISSCC 2022倒计时:欧洲,你准备好了吗? 国际固态电路会议(ISSCC 2022)将于2022年2月20日至24日以现场活动和虚拟活动两种形式同时举行。尽管欧洲具有创新生态系统,但其通过提交技术论文的代表人数多年来却一直在稳步下降。ISSCC欧洲地区委员会正在努力扭转这一趋势。
  • 全球芯片荒:谁害的?有解吗? 除了等待新的晶圆厂上线,您对于IC短缺的原因和解决方案有什么看法?您认为电路重新设计是一种可行的方法吗?系统或整体的产品重新设计可行吗?使用更少的IC呢?其它方法可行吗?或者我们应该再等等?
  • 浅谈汽车领域的安全三连:Safety、Security和SOTIF (2) 在功能安全(FuSa)、信息安全(Cybersecurity)和预期功能安全(SOTIF)这个三连的“指导”下,对内促进汽车电子电气系统的高效可靠,对外提高汽车智能化、抗干扰、抗攻击的能力,这样才能保证人身安全和数据隐私这块汽车领域的346.6高地。
  • 中国超算即将达到量子性能 在2021年全球超级计算大会(SC21)上,一支来自中国的团队摘得赫赫有名的戈登贝尔奖,该奖相当于超算领域的诺贝尔奖。该团队的论文描述了他们如何使用新型超级计算机来仿真随机量子电路。
  • 倪光南院士:开源RISC-V不需要大量资金投入 倪光南院士透露,这几年,我国产学研用各界通过评估和试用,普遍认为RISC-V架构先进、功能完善,有可能在AI、IoT、大数据、云计算等等新一代信息技术领域获得市场优势,从而在未来世界主流CPU架构格局中,达到三分天下有其一。在开源领域,我国科技人员已经创建了一些开源社区,并拥有了相当话语权甚至一定的主导权,例如OpenEuler、OpenHarmony等等,这表明中国开源界正在实现新的创新突破,逐渐从开源大国走向开源强国。
  • 嵌入式FPGA:过去、现在及未来 eFPGA的大量应用,宣示着它的时代终于到来。预计在未来的五到十年内下线的芯片中,一大部份都会含有一定程度的eFPGA成份,并暗示着在不远的将来,eFPGA定将大有前途...
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了