广告

RISC-V真的是中国芯片实现自主、可控、创新和繁荣的希望吗?

时间:2018-11-28 作者:顾正书 阅读:
RISC-V正在成为硅谷、中国乃至全球IC设计圈的热门话题,有人将之比作“半导体行业的Linux”。对多年来一直寻求突破的中国芯片产业来说,RISC-V能否成为我们实现自主、可控、创新和繁荣的新希望?

在今年的乌镇世界互联网大会上, 图灵奖得主大卫· 帕特森( David Patterson)在主题演讲中专门以OURS Pygmy AI芯片为例,展示了 RISC-V的强大。这是一款基于64位 RISC-V指令集架构、具有可编程、低功耗和高能效的物联网终端AI 推理芯片,由Patterson教授的学生谭章熹创办的睿思芯科(OURS)开发,从芯片规划到成功流片仅用了7个月时间。

同时在乌镇宣布成立的中国开放指令生态(RISC-V)联盟(CRVA)由中科院计算所牵头,清华和北大等高校积极参与,倪光南院士担任理事长。

而于10月份成立的中国RISC-V产业联盟(CRVIC)则得到上海市经信委的大力支持,现已有50多家IC设计企业、高校和科研机构加盟。上海市政府还出台了专门针对RISC-V的扶持政策。

RISC-V是什么?为何会引起这么大的反响?其实RISC-V既不是一个重大技术突破,也不是一个颠覆传统的创新产品,更不是一颗国人期盼已久的“中国芯”,它只不过是一 个小小的计算机指令集架构(ISA)而已。“RISC-V指令集有望像开源软件生态中的Linux那样,成为计算机芯片与系统创新的基石。”RISC-V中国联盟秘书长包云岗如此评价RISC-V。中国RISC-V产业联盟理事长、芯原董事长戴伟民相信,RISC-V是中国IC 产业实现自主、可控、创新和繁荣的希望所在。

RISC-V大有来头

2017 ACM图灵奖得主是John Hennessy 和 David Patterson,以表彰他们在计算机体系结构方面的贡献。他们提出的精简指令集计算机(RISC)架构不但开创了一套系统、量化的计算机设计方法,而且对微处理器行业产生了深远的影响。现今每年生产的微处理器芯片超过160亿颗,其中99%都是采用RISC架构(Arm就是一种主流的RISC架构)。无论是智能手机、平板电脑、嵌入式计算机, 还是物联网设备,RISC微处理器几乎无处不在。

与以x86为代表的复杂指令集计算机(CISC)架构不同,RISC仅有一组很简单的通用指令,完成计算所需的晶体管数量自然也少得多。上世纪80年代,基于RISC架构,Hennessy带领的斯坦福研究小组开发出MIPS微处理器,而Patterson带领的UC-Berkeley团队先后推出了几代RISC微处理器(RISC-I、II、III和IV)。尽管当时他们的RISC架构不被业界看好,但Hennessy创立了MIPS公司,而伯克利的研究成果则被用于SUN微系统公司的SPARC微处理器,两个研究团队的成果都被成功商业化。

40多年来,计算机和微处理器行业发生了天翻地覆的变化,但其幕后的指令集架构(ISA)却没有多大变化。目前主流的ISA包括:INTEL/AMD PC CPU采用的x86架构、智能手机应用处理器采用的Arm架构、数字电视和机顶盒采用的MIPS架构, 以及汽车电子系统采用的POWER架构。

RISC-V是由UC-Berkeley团队在历代RISC架构基础上,总结多个ISA 优缺点而重新创建的一种新式ISA, 它采取“开源”的模式对全世界开放,希望成为一切计算设备都可以采用的指令集架构。专注于RISC-V处理器内核开发的芯来科技创始人胡振波认为,RISC-V最大的特点是“开放”,它的开放性允许它可以自由地被用于任何目的,允许任何人设计、制造和销售基于RISC-V的芯片或软件,这种彻底的开放性在处理器领域还是第一次。

ISA对CPU和计算机产业有多大的影响?让我们简短地回顾一下:

● 大型机时代( 60 ~ 70年代):IBM S/360,软件依附于硬件系统, 芯片在整个系统中价值占比很小;

● PC时代(80 ~ 90年代):I NTEL x86 架 构 , 软件(操作系统WINDOWS、MAC OS和Linux 及各自的应用软件) 独立于硬件。CPU是PC的大脑,而MCU 是嵌入式系统的大脑,微处理器是系统最有价值的部分;

● 互联网和移动时代(2000 ~ 2020年):Arm架构,操作系统(Android和iOS)和APP独立于硬件,微处理器及内核IP(主要是Arm)成为硬件设备中最有价值的部分;

● AI + IoT时代(未来20~30年):系统级芯片(SoC)将在整机系统中占据主导地位,ISA可以说是人工智能和万物互联的灵魂。RISC-V将与Arm/x86并存,形成百家争鸣的自由、开放和繁荣局面。

大道至简的RISC-V

微处理器芯片设计师在选择ISA时,通常从以下七个方面综合考虑:成本、性能、简洁性、架构和具体实现分离、增长空间、程序大小,以及易于编程/编译/链接。相对于传统的x86和Arm架构,RISC-V具有三个优势, 即精简、模块化和可扩展性。

RISC-V的基本指令集RV32I只有47条指令,而且是永远不再改变的。而x86和Arm的指令集则变得越来越复杂,x86指令集40年来已经从最初的80条指令增加到超过1400条,而Arm自诞生30年来也增加到1200条指令。x86和Arm都在以平均每个月增加2条新指令的速度增长;

架构师希望保持ISA的简洁性, 从而缩小处理器尺寸。RISC-V比Arm-32要简洁得多。以不带缓存的晶粒为例(见表2),RISC-V晶粒的大小是0.14mm2,而Arm-32晶粒是0.27mm2。由于面积大一倍,Arm-32 Cortex A5的晶粒成本约是RISC-V Rocket的4倍。即使晶粒的大小只缩小10%,成本也将以1.2倍的比例缩小;

RISC-V的不同寻常之处在于其模块化。它的核心是一个名为RV32I 的基础ISA,运行一个完整的软件栈。RV32I是固定的,永远不会改变。这为编译器编写者、操作系统开发人员和汇编语言程序员提供了稳定的目标。模块化来源于可选的标准扩展,根据应用的需要,硬件可以包含或不包含这些扩展。这种模块化特性使得RISC-V具有袖珍化、低能耗的特点,这对嵌入式应用至关重要。

RISC-V-T1-201812.PNG
表1:RISC-V与x86和Arm在技术和市场方面的对比。(来源:网络公开信息,芯原)

RISC-V-T2-201812.PNG
表2:Arm Cortex-A5与RISC-V Rocket的PPA对比。(来源:SiFive)

由胡振波先生开发开源的蜂鸟E203是国内第一个开源的RISC-V处理器内核,已被国内的教育教学领域和社区爱好者广泛用于学习和入门RISC-V。

RISC-V指令集支持扩展,但却有严格限制,给客户提供了专属的定制化空间,所以不会出现碎片化现象。台湾晶心科技(Andes Tech)是RISC-V基金会创始会员,也是CRVIC副理事长单位。据晶心科技总经理林志明介绍,晶心采用RISC-V作为其第五代架构AndeStar(V5)的基础指令集,基于V5架构的RISC-V处理器内核有32位和64位两种架构,包括AndesCore A25/AX25和 N25(F)/NX25(F),相比于Cortex-A7或者Cortex-M7,性能都有不小的提升。

计算机架构的黄金时代:IoT+AI应用呼唤新的ISA

大卫·帕特森(David Patterson)在世界互联网大会断言:“随着摩尔定律的终结,为了获得性能更快的计算机,唯一的方法就是改进计算机的设计或‘架构’—— 未来5~10年将出现计算机架构的黄金时代。”针对中国的市场需求和计算机工程人才培养,他认为“中国正在为物联网的发展而生产大量芯片,庞大的需求呼唤优秀的计算机架构师提供最好的产品。”

据Gartner预测,2017~2023年间,全球IoT设备年复合增长率约为20%,其中应用于IoT终端的嵌入式CPU需求增长高达32%,到2020年这一细分市场的规模将达到13亿美元。然而,物联网碎片化问题很严重,应用十分广泛,这就要求低功耗、低成本、小尺寸而又差异化的微处理器。

芯原董事长戴伟民博士认为,物联网碎片化挑战和异构计算趋势是RISC-V的发展机遇。他在最近举行的ASPENCORE全球CEO峰会上接受EDN采访时,曾这样描述RISC-V 对物联网碎片化的影响:“物联网是碎片化的,整个市场很大,但每一个细分市场并不是那么大。RISC-V具有模块化、可扩展的特点,因此可以为物联网应用的不同需求‘量体裁衣’。虽然目前RISC-V在物联网中的应用没有消费类热闹,但英伟达、谷歌、西部数据等领先企业都在积极布局,他们将会带动RISC-V产业生态的发展。此外,人工智能应用也推动了异构计算的发展,RISC-V的特性也非常切合异构计算的设计需求。”

就像基于x86架构的CPU无法满足移动智能设备的PPA(性能、功耗、面积)要求一样,Arm架构的CPU内核也难以满足物联网终端和边缘智能设备千变万化的需求。应运而生的RISC-V 及其生态链则有望解决物联网碎片化问题,并催生IoT和边缘计算设备的爆炸式增长。

另一方面,高性能计算和云服务对AI训练和深度学习提出了更高的要求,而现有的CPU或GPU都无法满足这样的要求。系统级芯片设计师必须在单个芯片上集成CPU、GPU、存储器及各种IP模块,这就需要实现异构集成的特定域架构(DSA)。

RISC-V的64位架构可以满足高性能AI运算需求。RISC-V受益于同时设计32位和64位架构,而较老的ISA必须依次设计它们。RV64I ISA几乎包含了所有RV32I指令。同步设计还意味着64位架构指令集不必被狭窄的32位操作码空间限制。RV64I有足够的空间用于可选的指令扩展,特别是RV64C,这使得其代码大小比其它任何64位ISA都要小。其实64位架构更能体现RISC-V设计上的优越性,毕竟64位ISA的设计比先行者们晚了20年,是在以前的64位ISA经验和教训基础上发展出来的。

RISC-V全球生态圈

秉承UC-Berkeley的自由、开放精神,RISC-V自2010年诞生伊始便下定了开源给全世界的决心。2015年成立的RISC-V基金会是一个非营利性的行业组织,其使命就是要“规范、保护和推广自由和开放的RISC-V指令集架构,推动RISC-V硬件和软件生态系统的发展,以赋能所有的计算设备。”

到目前为止,RISC-V基金会在全球范围已经有150多家会员,不但包括谷歌、三星、英伟达、IBM、华为、高通和西部数据等互联网和半导体巨头,还有阿里中天微、致象尔微电子、君正、芯原、晶心、芯来等IC 设计和服务公司,以及UC-伯克利、普林斯顿、清华和中科院计算所等高校和科研机构。

RISC-V-F1-201812.PNG
图1:RISC-V基金会成员已经超过150家。

西部数据宣称其下一代存储计算芯片及产品将全部转向RISC-V架构,每年将出货高达10亿颗RISC-V芯片。英伟达也宣布将基于RISC-V 64位架构开发下一代Falcon微控制器,用于其未来的GPU系列芯片。RISC的两位奠基人退休后会聚谷歌,Hennessy出任谷歌母公司董事长,而Patterson则是“杰出工程师”。谷歌现已基于其TensorFlow框架开发出云端AI训练TPU,同时还有边缘端AI推理TPU。相信不久的将来也会推出基于RISC-V的TPU。

RISC-V生态链中的中型企业和初创公司也不甘示弱,台湾晶心科技不但基于RISC-V指令集开发出AndeStar V5结构,而且已经推出32位和64位的RISC-V CPU内核,此外还有可以媲美Arm开发工具的一套IDE。高云半导体已经在其FPGA中采用晶心的RISC-V内核。轰动一时的华米黄山一号AI芯片采用的是SiFive内核及开发平台,SiFive是由RISC-V 架构原始开发者创办的RISC-V芯片设计IP和服务公司,已经获得包括Intel Capital在内的多家风投资金。

RISC-V-F2-201812.PNG
图2:中国RISC-V生态。

归入阿里旗下的中天微已经推出基于RISC-V的第三代指令集架构处理器CK902,伏达半导体成为这一CPU架构授权合作伙伴。倡导芯片设计平台即服务(SiPaaS)的芯原正在研发采用RISC-V架构的数据流处理单元(DPU),将为选用RISC-V架构的芯片开发商提供从芯片规划到流片的全程服务。

当然,国内更多的还是芯片设计公司,在考虑CPU内核时除了Arm没有太多选择。北京君正正因为当初跟Arm谈授权时没有达成一致,才选择MIPS架构。有了RISC-V,相信像君正这样的国内IC设计公司会更趋向于开源和低成本(甚至免费)的RISC-V架构。这无疑会对Arm造成一定的影响,但短期内还不会构成严重竞争威胁。相信一个自由和竞争的开放环境对整个IC设计产业是健康有益的。

RISC-V:中国IC设计产业实现自主、可控、创新和繁荣的契机?

在RISC-V的推广和采纳方面,美国、欧洲、俄罗斯和印度都已经走在前面, 而最应该积极拥抱这一开源架构的中国似乎慢了半拍。被日本软银收购后的Arm雄心勃勃,专门在中国成立合作公司,Arm中国公司最近还推出了“周易AI平台”,这对中国IC设计公司 和工程师还是很有吸引力的,虽然授权费用不菲。晶心科技总经理林志明对此则比较淡然,“整体来说,RISC-V架构比Arm来得新,对客户、工程师的亲合性比较高,同时也允许定制化,具备高弹性,这些都是明显胜过Arm的优势。至于劣势方面,Arm产品进入市场的时间早了30年,RISC-V在市场的进入时间点以及累积的产品成功数量上相对处于劣势。”

其实对于IC设计工程师来说, 在传统Intel x86及Arm的生态系以外,RISC-V提供了更多选择,相信会为行业带来正面影响。RISC-V才刚起步,将与x86和Arm长期并存,目前不存在竞争和取代问题。全球AI和物联网市场的快速发展,以及众多中国芯片和系统开发商的竞争与创新,再加上政府和民间资本的投入,将会推动RISC-V生态的发展。同时,RISC-V 的开放性也会释放中国企业、高校和民间IC设计的潜能,在AI和物联网市场催生百花齐放、自由和创新的繁荣局面。

芯原董事长戴伟民博士回顾中国几十年来的CPU产业发展,总结道: 采用自主开发指令集的芯片虽然自主、可控,但却没有市场的繁荣。而选择x86和Arm架构虽然市场繁荣, 但没有自主知识产权,不自主或不可控。RISC-V的出现为中国芯片产业实现自主、可控和繁荣带来了一线希望,但要真正实现壮大中国芯的愿景,就需要中国政府、企业、高校和行业组织携手合作,依靠创新来带动IC行业和市场的持续增长和繁荣。

戴伟民博士强调,中国RISC-V产业联盟的目标有三:

首先是加快完善国内R ISC - V 的“CPU内核-芯片-软件-整机-系统”生态链,以芯片流片量为主要衡量指标;

其次是联合企业和高校,共同培养RISC-V架构师和芯片设计人才。由芯来科技胡振波撰写出版的《手把手教你设计CPU—RISC-V 处理器篇》和《RISC-V架构与嵌入式开发快速入门》、以及RISC-V开源学习套件,由芯原赞助的成都电子科大和西安电子科大的集成电路设计大赛,这些努力都实实在在地推动着RISC-V 技术人才的培养;

第三,鼓励企业和个人为RISC-V生态贡献内核IP、扩展指令和开发工具等。多年来,国人已经习惯了“拿来主义”,在计算机和互联网领域,一般都是只“下载”而不“上传”。我们现在应 该改变心态,要有“有所取就有所贡献”的精神。要真正做到自主创新,不但要“取”,也要 “给”,这样才能维持一个开放、创新的健康生态。RISC-V为我们搭建了一个平台,希望我们维持好这个开源、共享、开放、共荣的生态环境。

RISC-V就像是一颗小石子,投入到表面平静但内里波涛酝酿的中国芯片产业这个大池塘,能够掀起多大的波浪还要看大家怎么协作和创新。无论你做什么,迟早都会直接或间接地受到RISC-V的影响。与其静观其变, 不如积极参与。

《电子技术设计》2018年12月刊版权所有,禁止转载。

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
相关新闻
广告
广告
广告
广告