向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

欧洲AI发展关键在于内存

时间:2019-07-04 作者:Nitin Dahad 阅读:
Imec主导一项跨国合作的欧盟计划,目标在于利用MRAM、FeRAM和RRAM 等新兴内存开发Edge AI芯片...

比利时纳米电子和数字技术研究中心Imec正主导一项欧盟(EU)计划,目标在于开发基于多种新兴储存技术的低功耗边缘人工智能(Edge AI)芯片。

这项为期三年的计划称为‘Tempo’(Technology & hardware for nEuromorphic computing),由19家跨国的研究和工业合作伙伴组成,包括法国CEA-Leti和德国Fraunhofer Group。该跨国计划将合作开发利用新兴内存技术的制程技术和硬件平台,以实现神经形态运算。其目标在于为需要复杂机器学习算法的行动装置开发一种可支持其应用程序的新方法。

如今,此类应用通常依赖于基于云端的服务器来回传送数据。然而,基于云端的方法很难符合欧洲对于数据隐私法规的要求。考虑到种种限制,一个可行的替代方案是在以电池供电的行动装置(如汽车和智能型手机)等边缘上实施人工智能(即AI on the edge)。但目前并没有这样的技术存在,因此欧洲必须为此开发新技术。

这个话题尽管在欧洲特别重要,但也是整个产业面对的问题。Edge AI和机器学习算法正逐渐成为日常产品和应用的必要功能,例如具有自然语言处理的智能家庭助理、采用脸部辨识的安全系统或自动驾驶车辆等等。这一类对于复杂运算算法的需求只会越来越多。

除了遵守数据隐私规则之外,尽量避免使用云端的另一个原因在于:将数据传送到云端会消耗能源和延迟。边缘AI应用的终极目标就是要实现智能节能的本地处理。

Tempo的目标是评估装置、架构和应用层级的现有解决方案,再进一步打造并扩展欧洲AI硬件平台的技术发展蓝图。该计划将利用MRAM (imec)、FeRAM (Fraunhofer)和RRAM (CEA-Leti)内存,为消费、汽车到医疗等8种不同的应用案例建置脉冲神经网络(SNN)和深度神经网络(DNN)加速器。

028ednc20190702

史丹佛大学(Stanford University)电子工程与计算机科学系教授Subhasish Mitra于2018年在CEA-Leti提出了「内存内运算」(In-memory computing)架构。(来源:Subhasish Mitra / Stanford University)

德国弗劳恩霍夫研究所光子微系统研究所(Fraunhofer Institute for Photonic Microsystems;IPMS)主任兼Fraunhofer Group for Microelectronics主席Hubert Lakner表示,机器学习和图形辨识的关键推动因素是算法如何浏览大型数据集的能力。从硬件来看,这意味着能够快速存取大型内存区块。因此,Tempo计划的重点领域就在于节能的非挥发性新兴内存技术、设计并处理内存的创新方法,以及在芯片上处理内存区块。

CEA-Leti执行长Emmanuel Sabonnadiere表示,其目标在于探索涵盖新兴内存的各种技术方案选项,并试图使其结合当前(DNN)和探索性(SNN)神经形态运算典范。每一种技术选项的制程和设计兼容性,将根据既定的整合实务和工业合作伙伴发展蓝图进行评估,并必须为未来的edge AI市场做好准备——「欧洲已在这几个颠覆性技术上处于有利位置」。

针对连手CEA-Leti和Fraunhofer的Edge AI计划,Imec执行长Luc Van den hove表示,「由于结合三方的不同专业领域,我们可以探索更多未来的可能发展道路,进而推动欧洲在主导AI的研发上占据一席之地。」他并补充说,Imec已经与若干合作伙伴展开更多的公共和双边协议了。

Tempo是一项由ECSEL Joint Undertaking (JU)资助的欧洲创新计划¬¬——ECSEL JU是专为电子组件和系统的研究、开发与创新计划提供资金的公私合作组织,它得到了欧盟Horizon 2020研究创新计划以及来自比利时、法国、德国、荷兰和瑞士的支持。

Tempo于2019年4月正式启动,将持续三年。在该计划的19名成员中,除了唯一来自比利时的Imec,还包括法国的CEA-LETI、ST-Microelectronics Crolles、ST-Microelectronics Grenoble、Thales Alenia Space和Valeo;德国Bosch、Fraunhofer EMFT、Fraunhofer IIS、Fraunhofer IPMS、Infineon、Innosent、TU Dresden和Videantis;荷兰的imec the Netherlands、Philips Electronics和Philips Medical Systems,以及瑞士aiCTX和University of Zürich。

(原文发表于ASPENCORE旗下EDN姐妹媒体EETimes,参考链接:EU AI Will Rely on Memories,编译:Susan Hong)

 

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Nitin Dahad
EE Times欧洲记者。Nitin Dahad是EE Times的欧洲记者。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 自动驾驶的安全能作为“独特”卖点吗? 在SAE中国自动驾驶汽车安全技术大会上,我在主持圆桌论坛时问了各位专家一个问题:“在你从自动驾驶测试中得到的数据中,哪些数据或教训是您愿意与其他汽车公司分享的?” 这个问题引起了长时间的沉默。圆桌嘉宾们不安地看着对方。
  • AMD的AI策略与Intel和Nvidia有何不同? 在美国硅谷举办的Hot Chips 31上发布的两款最大芯片引人注目。分别是Cerebras最大的深度学习芯片WSE,还有赛灵思发布全球最大的FPGA。Intel发布的两款AI芯片Nervana NNP-T/NNP-I同样备受关注。不过,AMD在Hot Chips期间并没有获得巨大的关注,这或许是因为在当今AI大热的情况下,他们采用“观望式”的AI策略。
  • 5G下的ARM与边缘计算浪潮 科技界2019年最热的一个话题应该算是5G和AI,5G将在未来10-20年内成为互联网的基础设施,也是下一代互联网的基石。今年ARM公司的主题是把人工智能的体验带到5G。在5G基础设施中,影响最大的是边缘计算。
  • 华为发布AI处理器昇腾910,号称业界算力最强 华为在深圳坂田总部发布正式商用的AI芯片——Ascend 910(昇腾910),以及与之配套的新一代AI开源计算框架MindSpore!昇腾910、MindSpore的推出,标志着华为已完成全栈全场景AI解决方案(Portfolio)的构建,也标志着华为AI战略的执行进入了新的阶段。
  • 华为AI芯片的“秘密武器”:达芬奇架构实力究竟如何? 2019年6月,华为发布全新8系列手机SoC芯片麒麟810,首次采用华为自研达芬奇架构NPU,实现业界领先端侧AI算力,在业界公认的苏黎世联邦理工学院推出的AI Benchmark榜单中,搭载麒麟810的手机霸榜TOP3,堪称华为AI芯片的“秘密武器”,这其中华为自研的达芬奇架构举足轻重。那么,达芬奇架构AI实力究竟怎么样?一起来深入了解下。
  • 世界最大FPGA芯片来了!包含350亿晶体管 它是一款“Chip Maker’s Chip”(为芯片制造商打造的芯片),主要面向最顶级ASIC、SoC芯片的仿真和原型设计,以及测试、测量、计算、网络、航空、国防等应用领域。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告