广告

为什么FPGA主频比CPU慢,但却可以用来帮CPU加速?

2020-11-06 赵明灿 阅读:
FPGA的频率一般只有几百MHz,而CPU的频率却高达数GHz。那么,有不少网友心中就有一个疑问:“为什么FPGA主频比CPU慢,但却可以用来帮CPU做加速?”。

我们知道,FPGA的频率一般只有几百MHz,而CPU的频率却高达数GHz。那么,有不少网友心中就有一个疑问:“为什么FPGA主频比CPU慢,但却可以用来帮CPU做加速?”。UiDednc

今天,EDN就和大家系统性地讨论下这个问题。UiDednc

将FPGA主频与CPU相比不妥

在开始之前,首先要明确一点,将FPGA的主频与CPU比较,实际是风马牛不相及的问题。FPGA和CPU是两种完全不同的器件,前者是专用,是硬件编程,而后者是通用,是软件编程。UiDednc

UiDednc

不同体系结构性能和灵活性的比较。(图片来源:《如何评价微软在数据中心使用 FPGA 代替传统 CPU 的做法?》)UiDednc

表面上看,FPGA的时钟频率要低;对于通用计算任务,FPGA设计貌似不如CPU设计。但是实际上,单个FPGA的并行度却比CPU要高得多。FPGA的行为是确定性的,用作硬件加速器没有时间片、线程或资源冲突的问题。它始终以完全相同的速度执行一件事。因此,如果需要低延迟,那么FPGA就可能是最佳选择。UiDednc

UiDednc

计算密集型任务,CPU、GPU、FPGA、ASIC 的数量级比较(以16位整数乘法为例,数字仅为数量级的估计)(图片来源:《如何评价微软在数据中心使用 FPGA 代替传统 CPU 的做法?》)UiDednc

FPGA并行计算机制

如知乎网友young cc所言,虽然CPU主频很高,但其是通用处理器,做某个特定运算(如信号处理,图像处理)可能需要很多个时钟周期。而FPGA可以通过编程重组电路,直接生成专用电路。加上电路并行性,可能做这个特定运算只需要一个时钟周期。UiDednc

举例来说,CPU主频为3GHz,FPGA主频为200MHz。若做某个特定运算,CPU需要30个时钟周期,而FPGA只需一个,那么耗时情况是:UiDednc

CPU:30/3GHz =10ns;UiDednc

FPGA:1/200MHz =5ns。UiDednc

可以看到,FPGA做这个特定运算速度比CPU块,能帮助加速。UiDednc

另外,CPU的主频是加过流水线之后的。比如是15级流水线,则第一条指令执行了15个时钟周期后才能出结果。UiDednc

但是,使用FPGA也不一定总能做加速。UiDednc

例如,知乎网友Evan172就表示,使用FPGA做加速,只是在某些强计算和数据处理的方面,因为其硬件电路并行运行和有很多DSP硬核资源供调用的特点,可以工作得更出色。UiDednc

FPGA本身也只是辅助角色,起控制的还是CPU本身,所以FPGA并不能代替CPU,只是在完成一件大任务的过程中将某部分任务分解给FPGA可以更好地一起完成任务。在这过程中也会有额外的开销产生,在某些场合,可能用了FPGA而效果更差也是有的。UiDednc

另外,通常说的使用FPGA加速比CPU和GPU省电,是指在完成同样的任务下,FPGA耗费的电力比起CPU和GPU更少一些。这是相对而言的,并不是说FPGA本身就一定省电。UiDednc

一个有趣的例子:数组加法计算

知乎用户doing举了一个很有趣的例子。他指出,假设用FPGA完整实现了CPU,然后再跑软件的话,的确比CPU慢。问题是FPGA不会那么干,它会直指问题本质,解决问题。UiDednc

例如,有两个数组,其中有256个32位数。现在要把它们对应相加变成一个数组,用CPU写最快大概是这个样子:UiDednc

r[0] = a[0] + b[0];UiDednc

r[1] = a[1] + b[1];UiDednc

...UiDednc

r[255] = a[255] + b[255];UiDednc

当然也可能会这么写(在分支预测准确,指令缓存不大的情况下可能更快):UiDednc

for (int i = 0; i < 255; i++)UiDednc

r[i] = a[i] + b[i];UiDednc

对FPGA来说,也可以用上面相同的写法,不同在于:UiDednc

CPU是一个一个加法计算,而FPGA排好逻辑电路,在一个时钟周期内计算完毕。就算CPU主频比FPGA快100倍也赶不上啊。话说后来CPU大量的增加SIMD指令,就有点这个意思,不过这相当于提供库函数,没那么灵活。UiDednc

FPGA的并行是真并行,CPU完全没得比。CPU如果想并行最多也就是让多个核并行,但是对于大部分算法实现来说,如上例,多个核之间的同步调度开销远远大于计算开销,就算多个核之间的调用开销可以做的很小,一般CPU也就那几个核,而FPGA只要门足够,想并行几路就可以并行几路。UiDednc

所以在做可并行的计算密集型任务时,比如信号处理,网络传输等等FPGA可以帮上忙;但是如果做常见的以串行为主的任务,FPGA的确远远比不上CPU。如果要类比的话,有点像似GPU和CPU之间的关系。UiDednc

“当年写Verilog的时候,我就想如果CPU里面自带一块FPGA,应用程序程序可以在初始化期间直接烧一段代码下去,那岂不是很爽。后来,有了能写shader的3D显卡...”UiDednc

为什么FPGA成为数据中心尖端技术?

最后再讨论一个话题,就是为什么FPGA一直是数据中心领域最尖端的技术?UiDednc

有人可能认为,再大的问题(算力)都可以通过堆CPU核心来解决。那么,假设有一台强大的48核服务器,即使使用非常高端的FPGA,也很难达到相同的吞吐量。而且,FPGA硬件设计还需要由强大的团队来完成,非常烧钱。UiDednc

这时,如果把机会成本和能源效率两者考虑进去,好处就开始显现出来了。UiDednc

首先来看能源效率。假设这台48核服务器的功耗为400W并且发热严重,那么就会对数据中心运营不利——能耗和散热是数据中心运营的两项最大支出。而将FPGA连接起来只执行一项任务,就可以实现很高的能效而开销极低。通过正确的设计,可以在实现低功耗的同时获得高吞吐量。UiDednc

其次,机会成本(这个问题不太明显)。系统中的CPU内核数量就那么多。购买新的内核并且安装需要花很长时间,而且最好是将通用CPU内核保留用于通用任务(例如虚拟机订阅)。每个CPU核卖不出去就会烧钱。UiDednc

当有任务大量占用CPU时间(例如AI推理)时,FPGA就成为了不错的选择。UiDednc

一个有关微软Project Catapult项目当中FPGA的趣事

当年,微软必应团队在其Project Catapult项目中发现,在启用FPGA时,CPU的总体利用率实际上略有上升。所有的人都感到困惑,因为从直觉来看FPGA应该要减少CPU负载。但是后来他们发现,数据中心的业务流量达到了原来的2倍!由于效率提高,流量实现了两倍的负载均衡。由此可见FPGA的强大之处。UiDednc

总结

维基百科的相关词条提到两点:FPGA的优势在于其并行特性,有时对于某些应用而言可以使速度明显变快;可以使用FPGA来对算法中的某些部分加速,也可以在FPGA和通用处理器之间共享部分计算。UiDednc

综上,FPGA有两个优点:FPGA并行度远超CPU;CPU是通用电路,FPGA是定制电路。但是也有两个缺点:开发周期长;并不是所有东西都适合FPGA。UiDednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
赵明灿
赵明灿是EDN China的产业分析师/技术编辑。他在电子行业拥有10多年的从业经验。在加入ASPENCORE之前,他曾在电源和智能电表等领域担任过4年的工程师。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 快速的DDR4 SDRAM开创宇航新时代 实时处理,结合大带宽数据的快速压缩和存储,是下一代高吞吐量卫星服务所必需的。问题是如何找到一款合适的有足够容量、速度和可靠性的宇航级大容量存储器。
  • 我跟美国专业贸易商学到了什么? 在去年ASPENCORE举办的分销与供应链领袖峰会上,铭冠国际CEO燕青先生做了《其实你不懂专业贸易商》的主题演讲,围绕贸易商有没有存在的必要的主题做了探讨,结论是:在呆料、缺货、交期、垄断等痛点被全部解决前,贸易商会一直存在。在今年的分销与供应链领袖峰会上,燕青带来了《我跟美国专业贸易商学到了什么?》的主题报告,以芯片故事会的形式分享了他亲历的7个小故事。
  • 『全球CEO峰会』重磅演讲者:Soitec公司CEO Paul Boudre 法国Soitec公司是设计及制造创新半导体材料的全球领先企业,提供FD-SOI、Photonics-SOI和Imager-SOI等数字应用产品,以及RF-SOI和Power-SOI等通信和电源应用产品,未来还将提供非硅衬底产品。
  • iPhone 12拆解视频首曝:确实用上了高通骁龙X55 5G基带 苹果在 iPhone 11 系列中使用了英特尔芯片,但在英特尔无法生产 5G 调制解调器芯片后,苹果改用了高通的技术,虽然已经确定,但是我们还不知道iPhone 12到底用的高通哪款芯片,不过国内已经有用户提前上手和拆解测试了。让我们一起来看看其内部构造是怎样的?
  • 机器学习实战:GNN(图神经网络)加速器的FPGA解决方案 应用Achronix Speedster7t FPGA设计高能效、可扩展的GNN加速器
  • Imagination多核架构GPU IP面积缩减25%,功耗降低达30% 10月13日,Imagination发布了最新一代IMG B系列高性能GPU IP,这款多核架构GPU IP 4个系列内核有33种配置。B系列能够提供6 TFLOPS(每秒万亿次浮点运算)的计算能力,与上一代IMG A系列产品相比,功耗降低达30%,面积缩减了25%,且填充率比竞品IP内核高2.5倍。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了