广告

三种降低开关电路中有害dv/dt瞬变的方法

2020-12-30 11:29:44 李中达博士,资深研发工程师,UnitedSiC公司 阅读:
本文介绍了三种将dv/dt从45V/ns降至5V/ns而不带来过长开/关延迟时间的方法:使用外部栅漏电容器、对器件增加RC缓冲电路,以及使用JFET直接驱动。

电源转换或栅极驱动开关期间所生成的高压瞬态峰值可能有很大害处。在电动机驱动应用中,dv/dt瞬变可能会破坏绕组绝缘层,从而缩短电动机寿命并影响系统稳定性。在使用硅MOSFET、IGBT和SiC MOSFET的电路中,放缓瞬态响应的常见方法是提高外部栅极电阻的值。此类器件通常具有大反向传输电容(Crss)或栅漏米勒电容(Cgd)。在降低快速开关应用的dv/dt方面,提高栅极电阻(Rg)的做法十分有效。一个使用示例是图腾柱PFC,在此用例中,高dv/dt带来了较低的开关损耗。然而,在电动机等较慢应用中,要让dv/dt介于可接受范围内(例如5~8V/ns),所需电阻值会达到千欧级别。高Rg值可能会显著延长打开和关闭延迟。aTRednc

本文重点而又全面地介绍了三种将dv/dt从45V/ns降至5V/ns而不带来过长开/关延迟时间的方法:使用外部栅漏电容器、对器件增加RC缓冲电路,以及使用JFET直接驱动。在每种情况下,都是在T0247-4L封装中采用了一个1,200V SiC FET,且Rdson为9mΩ,并在75A/800V下开关。在探索每种情形时,都是先使用SiC FET的SPICE模块进行模拟,然后使用双脉冲电路实验测量打开和关闭时间,从而验证模拟结果。aTRednc

使用外部Cgd电容

在此方法中,外部Cgd电容器Cgdext置于半桥配置的高侧和低侧FET的栅极与漏极之间,参见1aTRednc

aTRednc

1:带外部Cgd的栅极驱动,用于实现dv/dt控制。(来源:UnitedSiCaTRednc

对于SiC FET,Cgdext的计算值为68pF,而且在进行模拟时,电路中包含一个20nH的串联寄生电感(Lpar)。在使用分立器件而且Cgd电容器的连接位置尽可能靠近FET的真实情况下,该寄生电感可以小一些。如果使用FET模块,则电容器可能需要置于模块外,这表示寄生电感会接近20nH。aTRednc

aTRednc

2:使用68pF的外部Cgd电容器和33ΩRg。左边为关闭期间的Ids(蓝色)、Vgs(橙色)和Vds(绿色)值,实线为实验测量值,虚线为SPICE模拟值。右边为打开期间的值。请注意,本文全文都使用了上述追踪色约定。(来源:UnitedSiCaTRednc

2说明了外部Cgd电容器的SPICE模拟结果和实验结果。因为在开关期间,Ids相对较低,估计为0.54A,所以外部电容器可以容许20nH寄生电感。当使用68pF电容器且Rg介于10Ω至33Ω之间时,根据测量和计算,此方法的dv/dt介于25V/ns至5V/ns之间。参见3aTRednc

aTRednc

3:使用68pF外部电容器时,在实验和SPICE模块模拟情况下,依Rg而定的dv/dt图。(来源:UnitedSiCaTRednc

结果表明,当使用FET模块,将Cgd置于电路板上,且接受一定的寄生电感时,适合使用这种方法来降低dv/dt。aTRednc

跨各FET使用RC缓冲电路

另一种控制dv/dt的方法是跨高侧和低侧FET的漏极和源极连接一个RC缓冲电路。参见4aTRednc

aTRednc

4:跨高侧和低侧FET并联的缓冲电路的示意图。(来源:UnitedSiCaTRednc

在这个示例中,如同外部栅漏电容器一样,电路中添加了一个20nH寄生电感,它与电容器(Csnubber)和电阻(Rsnubber)串联。当使用分立FET时,RC元件可以尽量靠近FET,理想的情况是直接与引脚连接,届时,寄生电感可以达到最小值。实验缓冲电路采用了一个5.6nF的电容器和一个0.5Ω电阻。SPICE模拟和实验结果均表明,这种方法可以将dv/dt从50V/ns降低至5V/ns。参见56aTRednc

aTRednc

5:跨各FET的漏源使用RC缓冲电路。实验值以实线表示,SPICE模拟值以虚线表示。该测试在75A/800V栅极驱动下采用5.6nF电容器和0.5Ω电阻执行。左边为关闭波形,右边为打开波形。(来源:UnitedSiCaTRednc

aTRednc

6:使用RC缓冲电路时,实验值和模拟值的dv/dt图。(来源:UnitedSiCaTRednc

由于电容值较低,增加缓冲电路带来的开关损耗非常小,在10kHz开关频率下仅仅约2W。相对较高的模拟寄生电感值(20nH)表明,RC缓冲电路的布置可能位于FET模块外,它可将dv/dt降低90%。aTRednc

JFET直接驱动法

最后一种降低dv/dt的方法是使用直接驱动的JFET布置,参见7。在这种电路中,启动时即打开Si MOS器件,且JFET栅极电压介于-15V至0V之间。aTRednc

aTRednc

7:直接驱动的JFET布置。(来源:UnitedSiCaTRednc

这需要PWM栅极驱动信号和启用信号,但是要维持常关状态。高侧JFET栅极电压为-15V,以保证在开关瞬态期间,它为关闭状态。同样,使用实验设置进行测量,并用SPICE模块进行电路模拟。结果请参见89。由于SiC JFET的Crss(Cgd)大,一个4.7Ω的小Rg就足以将dv/dt降低至5V/ns。aTRednc

aTRednc

8:使用JFET直接驱动法。实验值以实线表示,SPICE模拟值以虚线表示。左侧为关闭波形,右侧为打开波形。采用75A/800V电路,Rg4.7Ω。(来源:UnitedSiCaTRednc

aTRednc

9:采用JFET直接驱动法的dv/dt图,显示了实验波形和SPICE波形。(来源:UnitedSiCaTRednc

aTRednc

1:三种dv/dt降低法的SPICE模拟性能摘要。(来源:UnitedSiCaTRednc

结论

表1重点介绍了在75A/800V电路中降低dv/dt的三种不同方法的SPICE模拟预测值摘要。在三种方法中,JFET直接驱动法的能耗最低。不过,直接驱动法需要-15V驱动信号和启用信号,增加了元件数和电路复杂性。外部Cgd电容器法和RC缓冲电路法的开关损耗略高,但是不需要到JFET栅极的通路。如使用分立FET,则这两种方法都可以在电路板上轻松实现。标准UnitedSiC FET不提供到JFET栅极的通路,但是采用TO247-4L封装的新双栅极产品已经在开发中。这种方法还适合与添加了JFET栅极引脚的模块配合使用。在所有情况下,SPICE模拟中都计入了20nH寄生电感的影响,结果证明,一定量的电感不会影响dv/dt的降低。aTRednc

RC缓冲电路法的突出特点是无法分别控制打开和关闭dv/dt,参见1。然而,由于Rgon和Rgoff电阻分离,Cgd法和JFET直接驱动法可以分别控制这二者。aTRednc

本文展示了三种显著降低dv/dt的方法。鉴于UnitedSiC FET的低导电损耗和短路条件下的稳健特性,采用UnitedSiC FET能让这三种方法成为电动机驱动开发中高效且可靠的选择。aTRednc

(原文链接:3 methods to minimize harmful dV/dt transients in switching circuits,由赵明灿编译)aTRednc

本文为《电子技术设计》2020年12月刊杂志文章,版权所有,禁止转载。免费杂志订阅申请点击这里aTRednc

  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 波兰网友拆德国产电源插排,内部竟是中国制造?! 本文将会介绍LogiLink LPS262U电源插排(接线板)——包含三个USB端口和两个Schuko插座——的内部结构及其简短测试。
  • 理想ONE高速起火烧成光架,其1.2T三缸增程器曾被指隐藏 近期,网络平台上发布了一段理想ONE在行驶过程中,车辆出现起火的视频内容。现场拍摄的灭火后图片显示,该轿车过火后仅剩骨架,车辆前部增程器位置受损严重,车辆尾门已经在过火后从车身主体脱落。此前,曾有国内汽车媒体对一台行驶了10万公里的理想ONE的东安1.2T三缸增程发动机进行拆解,被指隐藏暗病。
  • 仿真器智能,工程师更聪明! 不要过度依赖SPICE仿真器的自动设定,因为过度相信自动化有时可能引发错误。请记得:仿真器智能,工程师更聪明!
  • 【领优秀论文集】Cadence 用户大会已开放注册
  • 儿童电子学(二):电容器 电容器是最重要的电气元件之一,我们将在儿童基础电子课程的第二部分了解它的工作原理我们将从储能功能方面对其进行探索,所进行的测试和实验将侧重于这一要素。
  • GaN是否可靠? GaN产业已经建立一套方法来保证GaN产品的可靠性,因此问题并不在于“GaN是否可靠?”,而是“如何验证GaN的可靠性?”
  • Cadence中国区线上用户大会-2022 会议将集聚Cadence的技术用户、开发者与业界专家,涵盖最完整的先进技术交流平台,从IP/SoC设计、验证仿真、系统分析及多物理场仿真、计算流体力学,到封装和板级设计的全流程的技术分享, 以及针对自动驾驶、人工智能、网络和5G/6G、云服务等创新应用的客户案例分享。您也将有机会和开发Cadence工具和IP的技术专家们进行对话。与此同时,还有丰富礼品等您来赢。 新的故事总会在盛夏开始序曲,新的灵感也极有可能于技术交流中迸发。
  • EA Elektro-Automatik代表与中国驻德大使共商中国市 EA Elektro-Automatik受邀参加主题为“变革中的贸易?不确定性时代的中德经济关系展望”的高层外贸战略论坛,为公司在中国市场实现重要增长进行规划并奠定基础。
  • 碳化硅电力电子应用不止于汽车 第三代宽禁带半导体——碳化硅(SiC)——正在发挥其众所周知的潜力,在过去五年内,汽车行业一直是该材料的公开试验场。然而,电气化议程不会以汽车开始和结束。更广泛的运输应用将很快出现,包括卡车和公共汽车、船舶和航运、火车的进一步电气化,甚至飞机。在供电方面,并网太阳能发电系统和通过高压直流链路传输能源,对于低碳能源的生产和分配也至关重要。
  • 拆解一个中国产的“树莓派”开发笔记本,售价279美元值 “树莓派”在全球市越来越受欢迎,甚至有家长开始让孩子用树莓派学习开发产品。有中国厂商嗅到,率先开发出了基于“树莓派”笔记本——CrowPi L ,外观看和普通笔记本差不多, 但却是基于树莓派Raspberry Pi 4B 开发板的套件,专为 STEM 教育而设计,带有可选的电子模块和教程。EDN发现有外媒对其进行了拆解,接下来将这篇拆解文章分享给大家:
  • 波兰网友测试拆解中国产手电筒/手提灯,会不会发起客诉? 本文将对中国制造的COB LED HP1807带移动电源的手提灯/手电筒的内部(包括电池容量)进行简短的测试和分析。在本主题中,我还将展示其电路板上连接的详细草图,这实际上也构成了其原理图。
  • 增强型GaN HEMT的漏极电流特性 增强型GaN基高电子迁移率晶体管(HEMT)已经采用两种不同的结构开发出来。这两种增强型结构是金属-绝缘层-半导体(MIS)结构和栅极注入晶体管(GIT)结构。MIS结构具有受电压驱动的小栅极漏电流,而GIT则具有脊形结构和高阈值电压。两者也都有一些缺点。MIS对栅极干扰的可靠性较低,阈值电压较低,而GIT的栅极开关速度较慢,栅极漏电流较大。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了