广告

使用机器学习设计复杂形状的GaN基亚波长光栅反射器

2022-11-30 17:23:19 Saumitra Jagdale 阅读:
基于机器学习的方法可用于实现和优化GaN基亚波长光栅(SWG)设计。

在现代电力电子产品中,GaN等材料在众多工业应用中发挥着至关重要的作用。在光子应用方面,亚波长光栅具有许多有用的特性,例如可调谐反射率和偏振选择性,这使得它们非常的通用。由于它提供的众多好处,这种SWG技术被用于各种元器件,包括发光二极管、热光伏、谐振器、滤光器等。III族氮化物VCSEL(垂直腔面发射激光器)就是这种类似的器件,其中亚波长光栅反射器已经过试验,并已成功商业化。不幸的是,由于高晶格失配度、低折射率对比度和低p型掺杂等问题,使开发高质量的分布式布拉格反射器(DBR)具有挑战性。4iJednc

在为目标应用设计亚波长光栅时,可以通过在设计参数和反射率特性之间形成复杂的非封闭形式映射来使用光子学设计。还有许多其他设计,如多周期光栅、球形和三角形阵列,它们在制造过程中有相当的局限性或由于光刻技术而引发问题。为了实现和优化亚波长光栅,我们测试了基于机器学习的方法,考虑优化500nm和1.55μm这两个波长范围。4iJednc

实验方法

4iJednc

图1:(a)矩形光栅,(b)多项式光栅4iJednc

如图1所示,测试了两种类型的光栅,其中两种光栅都是双周期光栅和一维光栅。由于光栅是零对比度的,因此它们表现出优于高对比度光栅的反射率,因此在解决方案的空间(Hc=0)中考虑了零对比度和高对比度光栅。矩形光栅中有四个可变参数(图1a),即占空比(f)、光栅厚度(Hg)、均匀包层厚度(Hc)和周期(Δ)。相比之下,如图 1(b) 所示,复杂形状的光栅具有弯曲的光栅轮廓。在x-y平面中,当x=fΔ到Δ的区域设置为0,多项式光栅在x=fΔ处被截断。从等式中可以看出,x以微米为单位,系数c0、c1、c2、c3和c4单位分别为μm、无单位、μm-1、μm-2和μm-34iJednc

4iJednc

由上式可知,g(x)=c4x4+c3x3+c2x2+c1x+c0,即多项式光栅的光栅参数为八个,搜索空间为八维。4iJednc

使用的优化方法和算法

实验是通过将差分进化算法应用于成本函数最小化来完成的,同时设置了两个目标:禁带宽度最大化和制造公差最大化。在禁带宽度最大化中,禁带宽度在不考虑制造公差的情况下使其最大化,在制造公差最大化中,在施加20nm禁带宽度约束的情况下使公差最大化。4iJednc

4iJednc

图2:设计优化过程4iJednc

图2显示了完整的优化过程。首先,需要对搜索空间中的向量进行成本函数评估。这测量了搜索空间内的光栅设计向量的反射率特性与所需反射率特性的偏差,该偏差可以通过RCWA方法计算。在禁带宽度优化中,成本函数可以定义为:4iJednc

4iJednc

其中,λi是沿着所考虑的中心波长处获取的所需反射率特征光谱的离散数据点。Rsi是搜索空间中特定向量的计算反射率值,Rdi表示λi的所需反射率值。当进行制造公差最大化时,4iJednc

4iJednc

其中M是跨越制造公差的离散收集参数值的数量,N是相应的波长位置,因此MxN是反射率值的评估点阵列。4iJednc

4iJednc

图3:(a)禁带宽度最大化的成本函数确定的评估点,(b)制造公差最大化的成本函数确定的评估点图示4iJednc

在实验过程中,还使用了差分进化算法来最小化成本函数。通过这样做,通过组合种群中每个向量的随机种群向量来创建突变向量。最后,只要获得较低成本函数值,试验向量就会取代总体向量。搜索向量指定为Xi。对于矩形光栅,Xi={f,Δ,Hg,Hc},对于多项式光栅,Xi={f, Δ, Hc,c0,c1,c2,c3,c4}。4iJednc

仿真后得到的结果

禁带宽度最大化

4iJednc

图4:针对500nm中心波长处的最大禁带宽度优化的矩形光栅设计的反射光谱4iJednc

如图4所示,描绘了优化后的矩形光栅的反射率特性。对于500nm中心波长,f=0.434,Δ= 415nm,Hg=157nm和Hc=31nm。可以看到结果是禁带宽度为170nm(λ/λcenter=34%)。4iJednc

4iJednc

表1:禁带宽度最大化结果4iJednc

上表显示了禁带宽度最大化结果。矩形光栅和多项式光栅在所有波长范围内都显示出相当的禁带宽度和公差,但对于多项式光栅,结果相对较差。4iJednc

制造公差最大化

4iJednc

图5:矩形光栅的公差最大化光谱(TE偏振光)4iJednc

如图5所示,对于多项式光栅f=0.683、Hg=1.73μm、Hc=29nm、g(x)=6.19x4–7.68x3–3.71x3–0.124x2+0.185。这种情况下,在最大化的制造公差是在施加了20nm的禁带宽度约束下产生的。4iJednc

4iJednc

表2:制造公差最大化的结果4iJednc

上表显示了制造公差最大化的结果。4iJednc

结论

通过在设计和制造过程中使用进化算法,在开发GaN亚波长光栅方面进行了实验。结果表明,4阶或更低阶的多项式光栅可以获得与矩形光栅相当的禁带反射率特性。这是探索最佳设计搜索空间的有效方式。4iJednc

(原文刊登于EDN姊妹网站Power Electronics News,参考链接:Designing Complex-Shaped GaN-based Subwavelength Grating Reflectors using Machine Learning,由Ricardo Xie编译)4iJednc

责编:Ricardo
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 宝马AI“超级大脑”上线,驱动在华数字化发展 近日,宝马率先在华部署了代号为“灯塔”(BEACON)的人工智能(AI)平台,提供AI应用创新相关的开发、部署、集成与运行服务的平台化环境,加速实现多业务场景数字化。
  • Codasip宣布成立Codasip实验室,以加速行业前沿技术的开 Codasip今日宣布成立Codasip实验室(Codasip Labs)。作为公司内部创新中心,新的Codasip实验室将支持关键应用领域中创新技术的开发和商业应用,覆盖了安全、功能安全(FuSa)和人工智能/机器学习(AI/ML)等方向。
  • 了解机器感知:激光雷达、3D视觉和地理空间AI 随着人工智能(AI)和物理世界的交叉,以及自主技术采用的增加,有人可能会提出质疑,机器及其目前脆弱的模型如何能以人类的方式感知世界。借助于诸如激光雷达、雷达和摄像头等自动驾驶汽车上所使用的传感器技术,机器已开始能收集实时数据来为决策提供信息,并适应现实世界的场景。
  • Rambus推出面向高性能数据中心和人工智能SoC的PCIe 6 Rambus Inc.今日宣布,推出由PHY和控制器IP组成的PCI Express®(PCIe®)6.0接口子系统。Rambus PCIe Express 6.0 PHY还支持最新版本(3.0版本)的Compute Express Link™(CXL™)规范。
  • 为AI SoC打造芯片级安全性 使用内置于RISC-V架构的固有特性以及附加扩展,有助于从芯片级另外增加一个分层,从而确保AI SoC的安全性…
  • NI深度调研:挖掘产品数据的价值 NI对产品创新者的一份调研结果显示,产品数据是保持竞争力的关键,但他们在如何从数据中提取价值方面却存在很大差距。
  • Imagination:30年积淀,SoC IP技术如何赋能未来硬核科技 当计算持续发展,异构计算将是必由之路。数据大爆发带来了AI计算的需求,包括SoC设计公司在内的芯片公司,都在追求更高性能、更低功耗、更节省带宽的方案。这就需要在硬件和SoC整体设计上采用异构解决方案,把不同类型的核进行集成,如CPU、GPU、NPU、神经网络加速单元等进行叠加,对数据进行专业分工和更先进的处理。
  • CEVA和CERN:边缘AI与粒子物理学的交汇  CERN目前正在开展一个饶有趣味的粒子物理项目,在这个项目中他们使用了CEVA的边缘AI技术和解决方案。本文将介绍这个项目以及该项目的启动初衷和开展方式,并展示一些关于CEVA的边缘AI技术相较于其他解决方案的基准测试结果。
  • 华为昇腾AI为先进半导体封装检测提质增效,加速碳中和达 在IIC大会的“2022 国际‘碳中和’电子产业发展高峰论坛”上,华为昇腾计算制造行业总监任超带来了“昇腾AI为先进封装检测提质增效,加速碳中和达标”主题演讲。
  • 处理器随着物联网和人工智能在演进 随着人工智能和物联网在许多行业的融合,额外的智能在安全性、可靠性、性能以及成本方面增加了一些挑战。这些芯片需要在降低功耗的同时提供具有增强性能的高速处理。其中一些芯片制造商还采用了高级压缩等技术来降低功耗,以及机器学习(ML)模型。
  • 英特尔张宇:边缘AI有三个阶段,我们还处在山脚 在AspenCore举办的“2022国际AIoT生态发展大会”上,英特尔公司高级首席工程师、物联网事业部中国区首席技术官张宇博士通过视频方式分享了“边缘AI技术发展趋势与展望”主题演讲。
  • 基于架构创新,后摩智能点亮业内首款存算一体大算力AI芯 5月23日,后摩智能宣布,其自主研发的业内首款存算一体大算力AI芯片成功点亮,并成功跑通智能驾驶算法模型。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了