广告

打造真正的国产数字EDA全流程,思尔芯发布企业级硬件仿真系统OmniArk芯神鼎

2023-03-20 15:37:11 夏菲 阅读:
在芯片的研发中,风险主要来自芯片的正确性代价成本。系统级芯片验证极其复杂,不仅要确定芯片设计正确,还要确定设计正确的芯片,仅这一过程就占据了约七成左右的研发时间,如何在流片前及时、彻底地发现设计中潜藏的逻辑错误,保证芯片的可用性、高效性、始终是业内着力解决的问题。因此验证在芯片设计与实现中是非常重要的一环,这些复杂芯片的开发都需要进行更全面的测试验证。

随着5G、AI、大数据、超算、云计算、物联网、自动驾驶等新技术的快速发展和广泛应用,其高性能以及高算力需求,使得芯片规模不断变大,所有这些不同的应用领域对于芯片本身的设计都会变的更为复杂。OEKednc

纵观整个芯片开发流程,重中之重的是芯片前期的设计与验证。而芯片研发的风险主要来自正确性代价成本,其中逻辑设计错误是导致流片失败的第一因素。OEKednc

在日前的思尔芯媒体沟通会上,思尔芯董事长兼CEO林俊雄指出,系统级芯片验证极其复杂,不仅要确定芯片设计正确,还要确定设计正确的芯片,仅这一过程就占据了约七成左右的研发时间,如何在流片前及时、彻底地发现设计中潜藏的逻辑错误,保证芯片的可用性、高效性、始终是业内着力解决的问题。OEKednc

OEKednc

因此验证在芯片设计与实现中是非常重要的一环,这些复杂芯片的开发都需要进行更全面的测试验证。OEKednc


3月29日,AspenCore将在上海举办的国际集成电路展览会暨研讨会(IIC Shanghai 2023),思尔芯副总裁吴滔受邀参加同期举办的“EDA/IP与IC设计论坛”并发表主题为《异构验证助力先进SoC设计,多种方法提升验证效率》的演讲。本论坛还邀请到国内外知名EDA、IP企业精英与观众分享最新行业资讯与专业内容,欢迎点击报名参加OEKednc


软件仿真、硬件仿真及原型验证形成互补

在数字电路设计的早期,设计和验证团队往往会选择软件仿真、硬件仿真及原型验证作为常规验证工具。OEKednc

OEKednc

软件仿真

软件仿真是用软件和编程语言将所有的硬件特征进行编译分析并转换成类似一个个独立的运行函数后,通过系统调度器实现在计算机处理器中多线程调度运行,帮助工程师判断运行结果是否符合预期。OEKednc

软件仿真的特点是能够较快速地搭建一个仿真环境十分简便,工程师还可以随时暂停或者中断验证工具的运行,提高了整个debug的效率。但一旦碰到大规模数字电路设计,结构越是复杂,仿真所需要的时间就越长,软件仿真的效益得到了限制。,因此软件仿真只适合小型设计和模块级仿真。OEKednc

简而言之,软件仿真具有一下优势特点:OEKednc

  • 方便易用
  • 仿真速度慢
  • 适合小型设计和模块级仿真

硬件仿真

硬件仿真是对完整的芯片设计进行加速仿真并调试,包括芯片设计的系统级功能验证、IP设计验证,多应用于设计前期的RTL功能验证。业内人士通常将硬件仿真作为调试的大杀器,尤其在面对SoC中硬件和软件的交互。OEKednc

硬件仿真有着比软仿更高的运算能力再加上全可视的特点, 能够更有效地发现缺陷并提供调试和修正手段,解决嵌入式硬件和软件底层边界之间的疑难杂症。OEKednc

硬件仿真往往具有以下特点:OEKednc

  • 设计容量大,可扩展性好
  • 仿真速度快
  • 调试能力强,调试模式多样
  • 适合大型设计从模块级、芯片级到系统级的仿真验证

原型验证

原型验证通过将RTL移植到FPGA来验证芯片功能,主要是通过模拟芯片的功能和应用环境,来验证芯片整体功能,并提供片上软件开发环境,多用于SoC设计后期的系统级功能和性能验证。在流片前工程师们就可以在SoC的基本功能验证通过后,立刻开始驱动和应用软件开发。甚至可以在流片前就给有需求的客户进行芯片演示,进行预售。OEKednc

因为相比硬件仿真,原型验证的运行速度更接近于真实芯片,可以配合软件开发者来进行底层软件的开发。这一流片前的软硬件协同开发,是其最不可替代的地方。相对来讲原型验证平台则缺乏调试的灵活性,因此常常用于流片之前的系统集成与软件调试。OEKednc

OEKednc

思尔芯副总裁陈英仁补充表示,这三种仿真验证方式不存在替代关系,它们给了工程师更多的选择,工程师会在不同阶段、不同场景,选用适合的工具,硬件仿真与原型验证也不是二选一的关系,而是互补关系。OEKednc

总体来看,硬件仿真以前的客户主要是一些较大型设计公司使用,但近年来,随着大数据处理及AI芯片设计规模的持续扩大,以及市场激烈竞争下的快速迭代需求,越来越多的芯片设计公司考虑选择硬件仿真系统,来提高芯片验证效率,缩短芯片开发周期。而硬件仿真成为平台化中心的特点也越来越明显。OEKednc

企业级硬件仿真系统新突破

伴随各种设计验证方法学的不断推陈出新,各种硬件仿真系统也层出不穷。在硬件仿真的选择中,通常会考核很多功能,硬件仿真系统的执行速度,硬件可靠性,是否有更大的设计容量,及多用户资源等,都是芯片设计公司选择时会考虑的多重因素。OEKednc

OEKednc

据思尔芯资深副总裁李艳荣指出,硬件仿真需要解决大规模设计挑战,另外,还会考虑是否有其他新特性,来不断提高这种验证技术的投资回报率。 例如:OEKednc

  • 如何快速搭建验证环境,在极短时间内完成用户设计的移植和部署
  • 如何实现对超大规模设计得全自动编译
  • 如何快速发现和定位深层次的隐藏问题
  • 如何快速设计足够验证case,满足不同应用场景的验证需求
  • 如何在短时间完成对大规模设计的充分验证

针对复杂芯片规模的验证痛点,业界普遍认为先进的企业级硬件仿真系统还应有更大的突破,例如:OEKednc

  • 需要操作便捷,系统自动化程度高,支持用户设计的全自动编译,无需对设计过多干预,Gigabyte级别的设计网表能快速编译并快速完成后端工作
  • 需要具有强大的调试能力,支持足够灵活的调试手段,可以捕捉源代码的深度错误和性能瓶颈。在实现高速运转速度的同时保证信号全部可探测(信号全可视),支持灵活的实时触发、海量的波形数据存储和分析

随着各国政府对半导体行业政策的不断变化、中美半导体的博弈走向也逐渐明确,习主席提出了“要加快科技自立自强步伐”,这也意味着集成电路行业“国产化”的坚定信念。国产EDA面临巨大挑战的同时,也迎来更广阔的市场空间。OEKednc

为了满足日益复杂的芯片设计,以及日益旺盛的国产化需求,19年专注于EDA领域的深耕发展的思尔芯全新推出 「OmniArk 芯神鼎」企业级硬件仿真系统。OEKednc

OEKednc

据思尔芯资深副总裁李艳荣介绍,该产品为思尔芯自主研发,拥有多项自主知识产权的核心技术,实现了对超大规模设计的全自动编译。目前已在多个芯片设计企业推广使用。帮助汽车电子、CPU、AI、5G、云计算等SoC设计所需的复杂验证。OEKednc

产品采用超大规模商用可扩展阵列架构设计,机箱模块结构,方便维护和扩展。产品形态从桌面型到机柜型,设计容量可扩展至20亿门。包含一套便捷易用的软件系统,支持GUI图形界面和TCL脚本命令,集成编译、运行、调试的完整流程。OEKednc

国产企业级硬件仿真系统OmniArk 芯神鼎有哪些核心技术优势?

 “工欲善其事,必先利其器”,李艳荣表示:“选择高性能的软件开发工具往往能够大大提高硬件仿真的验证效率。”OEKednc

OEKednc

据介绍,OmniArk 芯神鼎在提供硬件加速平台的同时也提供各种功能的创新配套软件,例如用户设计语法自动纠错、 Smart P&R 技术,ABS(Auto-Block Select)技术, 多样化信号采集手段等等,让用户实现MHz级仿真加速、全自动智能编译流程、强大调试能力,以及多种仿真验证模式。更拥有丰富的 VIP 库,适合超大规模高端通用芯片设计的系统级验证,可以满足不同验证场景需求。OEKednc

OEKednc

李艳荣详细介绍了OmniArk芯神鼎硬件仿真系统的六大产品亮点

1、设计快速移植和部署OEKednc

  • 支持Verilog,SystemVerilog等常用开发语言
  • 用户设计语法自动纠错
  • 自动化的门控时钟、三态、多驱等处理

2、全自动智能编译流程OEKednc

  • 多线程(进程)并行综合;
  • 超大规模的用户内存自动建模映射
  • 多时钟域时序分析,运行频率估算
  • Smart P&R技术,帮助参数智能优化
  • 增量编译,减少编译时间

OmniArk芯神鼎整个编译流程皆为全自动,较少需要用户干预,通过多种核心技术,就能实现快速编译与自由设计。OEKednc

3、MHz级仿真加速OEKednc

  • 时序驱动的分割和路由算法:兼顾最小切割和关键路径延时
  • 时序驱动的TDM和引脚分配:关键路径采用更小的Ratio比
  • 系统级时序建模及时序分析:准确估算最大运行频率、为时序驱动算法提供反馈
  • ABS(Auto-Block Select)技术:解决超大规模设计的性能挑战

对硬件仿真工具的性能影响最大的是基本元件之间的连接延迟,因此分割(Partitioning)对仿真速度的影响最大。以一个10亿门的超大规模电路设计为例,如果将其在专用的硬件仿真平台上,就会涉及到的芯片间切割、布线、时序分析等一系列复杂问题。传统的分割器只优化切割数(Sum of External Degrees),所以不能有效的优化时序(Timing),因此应用时序驱动的分割器来提高硬件仿真性能。OmniArk芯神鼎采用4大技术创新,其中通过时序驱动的分割和路由算法,兼顾最小切割和关键路径延时,可实现高达数MHz的仿真速度,从而提高硬件仿真性能。OEKednc

4、强大的调试纠错能力OEKednc

  • 多样化信号采集手段
  • 灵活设置信号触发方式
  • 支持存储器后门读写,为固件的装载和调试提供便利
  • 支持Force/Release/Deposit,方便进行故障注入测试

芯神鼎有着多样化信号采集手段,比如:静态探针,动态探针,信号全可视(IO/Register/Logic/Memory),更有灵活设置信号触发方式,支持对任意信号的波形实时抓取。此外还支持存储器后门读写,可以为固件的装载和调试提供便利;支持Force/Release/Deposit,方便进行故障注入测试;并且内置了波形查看工具,并支持波形与RTL代码反标,方便在RTL源码级调试,使得整个调试纠错能力更高效。OEKednc

5、多种仿真验证模式OEKednc

芯神鼎拥有多种的仿真验证模式,如TBA、ICE、QEMU等模式,满足多种验证场景的需求。OEKednc

6、丰富的VIPOEKednc

芯神鼎拥有丰富的VIP库,支持常见高性能接口的速度适配,如AHB、AXI、PCIe、DDR、Ethernet、USB等,可以满足不同验证场景需求。OEKednc

西安电子科技大学微电子学院教授分享芯神鼎应用案例

电子科技大学(成电)和西安电子科技大学在使用了2022年Q3上市的 OmniArk 芯神鼎桌面级产品后,表达了对产品的高度认可。OEKednc

西安电子科技大学微电子学院教授游海龙表示:“西电在采购建设世界先进 EDA 工具的同时,支持国产最新 EDA 研发成果。2022 年,我们采购了国产自主研发的 OmniArk 芯神鼎,并在我校集成电路设计教学与科研中发挥了重要作用。在面向先进集成电路设计研发验证中,基于 OmniArk 芯神鼎上实现了快速移植和部署,提前计划完成了工程搭建,无需对硬件环境进行手工连线。整个全自动的智能编译流程能够大大提高我们的验证效率,调试能力强大且灵活,用户界面操作友好且易用,帮助我们在超大规模 SoC 设计中系统级功能验证的实现。同时 OmniArk 芯神鼎的高性能和易操作也支持着我们的课堂教学,实践教学,课程设计等教学活动, 使教学效果出现了非常大的改观。”OEKednc

据悉,OmniArk 芯神鼎是西电首台购买并应用于教学的硬件仿真工具,也是基于国产自主的突破性 EDA 工具,使得相关成果能在国内高校得到应用,为西电集成电路设计方面人才培养提供了有利条件。OEKednc

游教授进一步表示:“依托西电产教融合创新平台,我们将为 OmniArk 芯神鼎在国内开展实训。并与思尔芯围绕集成电路验证领域,进一步紧密合作,依托硬件平台合作共建教材、课程,为我国建设培养更多掌握先进设计方法学以及国产自主工具的高层次人才。”OEKednc

对标三大家,OmniArk 芯神鼎实力如何?

目前市场主流的EDA工具三家巨头分别是CadenceSynopsys、西门子EDA,这三家都有各自的硬件仿真加速器,提供了信号全可视的调试功能,在使用上也各有自己的一套流程。OEKednc

  • Cadence Palladium(帕拉丁),CPU芯片
  • Synopsys ZeBu ,使用Xilinx 商用FPGA 
  • 西门子EDAMentor): Veloce,使用定制化ASIC芯片

思尔芯董事长兼CEO林俊雄表示,此次发布的OmniArk 芯神鼎硬件仿真系统,其产品的研发与规划始终努力对标三大家。OEKednc

林俊雄表示,思尔芯在目前国内EDA企业中,全球客户总数位居第一,自主研发的原型验证技术已比肩世界一流公司,是国内首家通过自主研发推出原型验证云服务的公司。OEKednc

据介绍,OmniArk 芯神鼎实现了其他三大家具备的静态探测、动态探测以及攻克了技术难度最大的信号全可视,此外,还具备了内存全可视、无限制运行周期波形跟踪调试能力。OEKednc

据介绍,目前芯神鼎单机容量10亿门的一代产品已于Q1上市,预计还将在2024年Q1左右发布20亿门的第二代产品,运行频率将达1-4MHz,支持最大用户数48个。OEKednc

思尔芯目标:打造真正的国产数字EDA全流程

自 2004 年成立以来,思尔芯一直深耕 EDA 领域,目前有着丰富的系统级验证产品线和完善的功能验证布局,已覆盖架构设计、软件仿真、硬件仿真、原型验证、验证云服务等工具,让整个芯片开发在对的设计环节,根据需求,更高效地搭配最合适的验证工具。OEKednc

“在当前中国 IC 设计公司数量越来越多的大环境下,思尔芯基于充分贴近本地客户服务、深入挖掘客户痛点、不断快速响应的服务特点,获得越来越多的客户认可和信任。”林俊雄表示,“目前公司得到了600+的海内外客户背书,事前前15大半导体企业中的6家,中国前十大集成电路设计企业中的7家都是公司客户。”OEKednc

此次新产品OmniArk 芯神鼎的开发就是为了响应庞大而丰富的客户群体需求,打造了国产化、自动化、高性能、真正全可视的调试环境,帮助客户完成验证场景,提高整个芯片开发效率,加速产品上市周期。OEKednc

目前为止,思尔芯推出的数字电路功能验证解决方案覆盖了从架构设计(Genesis芯神匠)、软件仿真(PegaSim 芯神驰)、硬件仿真(OmniArk 芯神鼎)到原型验证(Prodigy芯神瞳)等环节,为客户提供了完善的数字EDA功能验证服务。OEKednc

  • 系统建模(Genesis芯神匠)快速虚拟开发技术,改变传统建模方法来加速概念工程,将依附经验积累的规约转变为实际可展示、可运行、可仿真的模型架构。保证了产品从需求分析到设计实现的连贯性,有效缩减总体项目开发时间,并为后续系统方案的扩展升级或新方案设计提供科学的、可重用的参考依据。
  • 软件仿真(PegaSim 芯神驰)采用了创新的架构算法,实现了高性能的仿真和约束求解器引擎,对System Verilog语言、Verilog 语言、VHDL语言和UVM方法学等提供了广泛的支持,并可提供功能覆盖率、代码覆盖率分析等功能。同时创新的软件架构允许仿真器支持不同的处理器架构—— x86-64、RISC-V、ARM等。芯神驰适合设计与验证工程师从IP、子系统及全系统等不同场景的验证需求,进而满足当今复杂SoC的验证需求。
  • 原型验证(Prodigy芯神瞳)缩短设计映射到FPGA的时间以最灵活与可扩展的架构体系,以满足不同设计容量、应用程序和设计阶段的需求。透过异构验证方法学混合仿真来覆盖多种验证场景,缩短芯片验证周期,加速客服软件开发。

OEKednc

未来,思尔芯还将结合其他产品线,通过独立的硬件仿真配上帮助与软件仿真、原型验证协同仿真的软件,一样可以实现软硬件协同仿真的完美运行。以先进的异构验证方法学进行 SoC 设计,打造出真正的国产数字 EDA 全流程。OEKednc

责编:Demi
夏菲
电子技术设计(EDN China)助理产业分析师
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了