广告

首次涉足3D封装,AMD公布3D V-Cache技术细节

2021-08-24 综合报道 阅读:
AMD 的 3D V-Cache 标志着该公司首次涉足 3D 封装,该公司在 Hot Chips 33 上的演示中分享了其制造工艺背后的更多细节。

AMD 的 3D V-Cache 标志着该公司首次涉足 3D 封装,该公司在 Hot Chips 33 上的演示中分享了其制造工艺背后的更多细节。0brednc

0brednc

3D V-Cache 使用了一种新颖的混合键合技术,融合了额外的 64MB 7nm SRAM 缓存垂直堆叠在 Ryzen 计算小芯片的顶部,使每个 Ryzen 芯片的 L3 缓存数量增加三倍。 0brednc

0brednc

这项新技术可以为每个芯片提供高达 192MB 的 L3 缓存,并且 AMD 演示了 Ryzen 9 5900X 使用新缓存在 1080p 游戏中获得了 15% 的性能提升,这大致是我们可以从新的缓存中获得的性能。0brednc

0brednc

CPU 微架构和/或进程节点。但是,AMD 使用与标准 Ryzen 5000 型号相同的 7nm 节点和 Zen 3 架构完成了这一壮举。这一进步还伴随着芯片顶部堆叠的单个裸片——AMD 表示未来它可以堆叠不止一层,这将进一步提高容量。0brednc

AMD 在展示后透露,它可以通过新的 3D V-Cache 芯片实现与标准 Ryzen 型号类似的产量,这意味着它已经跨越了带来芯片所需的障碍,这些芯片将于今年年底投入生产,到市场。 0brednc

0brednc

0brednc

AMD 使用台积电的 SoIC 工艺将计算芯片顶部的 SRAM 小芯片与连接两个芯片的 TSV 的直接铜对铜电介质接合融合在一起。这种技术不使用焊料微凸点来连接两个芯片,从而实现了更密集、更高效的互连,其互连密度是 2D 小芯片的 200 倍。0brednc

台积电采用两相键合技术将两个芯片熔合在一起。第一阶段在室温下使用亲水性电介质到电介质键合工艺,然后对电介质连接进行退火键合。第二阶段是通过固态扩散形成键的直接铜对铜键合。AMD 表示,该技术使用类似硅晶圆厂的制造技术,后端类似于 TSV,这意味着生产流程类似于常规芯片的生产流程。 0brednc

AMD 将 SRAM 芯片保持在底层 L3 缓存的中央,以减少 SRAM 暴露于 CPU 内核的热量。此外,AMD 使用相同的混合键合工艺在 CPU 内核上放置结构硅,从而为小芯片创建统一的高度,有助于冷却芯片。 0brednc

相对于微凸点 3D 连接,AMD 表示 3D V-Cache 的互连效率是互连效率的三倍,每比特能耗不到三分之一,互连密度提高 15 倍,以及更好的信号和功率传输特性。 0brednc

0brednc

 0brednc

0brednc

AMD 的方法在两个芯片之间提供 2 TB/s 的吞吐量。该公司表示,延迟影响很小,并且在更高容量的 L3 缓存的标准范围内(缓存的原始访问时间随容量扩展)。0brednc

第一张图显示了三种不同互连方法之间的互连密度。虽然 AMD 的新互连具有 9 微米 (μm) 的间距(TSV 之间的距离),但标准 C4 封装的间距为 130 微米,而 Microbump 3D 的间距为 50 微米。0brednc

相比之下,英特尔出货的第一代 EMIB 连接的间距为 55 微米,而其将于 2023 年推出的第二代 EMIB 的间距为 45 微米。然而,英特尔即将推出的 Foveros Direct 是最直接可比的互连技术,英特尔声称它在 2023 年底上市时的间距将低于 10 μm。同时,台积电的 9 μm 混合键合将在明年早些时候上市AMD 的 3D V-Cache 处理器。 0brednc

0brednc

AMD 当前的内存逻辑只是该行业更广泛趋势的开始。随着 TSV 间距在连续几代技术中改进,它将解锁其他更精细的堆叠技术,例如 CPU 上的 DRAM/HBM,以及将整个 CPU 堆叠在 CPU 之上。0brednc

进一步的发展可以找到更精细的方法,例如将 CPU 核心堆叠在其他核心之上,并将核心堆叠在非核心之上(英特尔已经在 Lakefield 中做到了这一点)。更进一步,我们可以看到宏对宏的堆叠,这意味着核心微架构的各种元素相互堆叠,甚至 IP 折叠/拆分和电路切片。 0brednc

自然,这些遥远的技术还没有出现在绘图板上,将带来很多挑战,特别是在散热方面,但 AMD 和其他公司确实看到这些技术在未来出现。0brednc

0brednc

0brednc

0brednc

0brednc

0brednc

0brednc

0brednc

0brednc

Demi Xia编译0brednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 每交易一笔比特币,就要“报废”两部iPhone 12 mini 经过数十年的发展,比特币从一文不值一度突破6万美元大关,顺势带火了比特币挖矿和交易。但EDN读者们,你们知道吗,一笔比特币交易产生的电子垃圾量与扔进垃圾桶的两部iPhone手机相同。
  • 使用5G无线技术连接未来 5G无线技术即将到来;但我们需要先完成关键的基础设施升级。
  • 外媒评测小米 11T Pro:快充很牛,相机拉跨 伴随着小米 11T 系列的发布,外媒AndroidAuthority发文称在经过六天的使用测视之后,总结出了关于小米 11T Pro的评测报告。AndroidAuthority认为,小米对 11T Pro 的目标很高,但并没有完全达到目标。这款手机有很多优点,例如华丽的显示屏、一流的性能和极快的充电速度,但相机的性能中等,并且有几个缺失的功能损害了它的整体吸引力。
  • 展锐发布生态技术图谱:三大底座技术支撑 9月16日,“UP·2021展锐线上生态峰会”正式开幕,展锐在会上重申了企业产业定位——数字世界的生态承载者。基于这一战略定位,展锐肩负着为产业提供先进技术、拓展产业发展空间的重任。
  • 展锐消费电子:发布“一专多能”新战略,坚持5G+4G共同发 9月16日,在“UP·2021展锐线上生态峰会”上,展锐执行副总裁、消费电子事业部总经理周晨分享了展锐消费电子近一年来的成绩及5G产品最新进展,并发布了“一专多能”的全新战略,聚力更多生态合作伙伴,探索消费电子的“无限可能”
  • 展锐工业电子:释放5G潜能,赋能千行百业 9月16日,展锐举办“UP ·2021展锐线上生态峰会”,展锐高级副总裁、工业电子事业部总经理黄宇宁在会上解读了展锐工业电子的战略思考、市场布局、技术优势、业务成就以及未来规划等,并分享了展锐是如何通过包括5G在内的全场景通信技术,赋能千行百业的数字化、智能化升级。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了