英特尔分享Meteor Lake、Arrow Lake和 Lunar Lake的3D芯片封装技术

英特尔首席执行官 Pat Gelsinger 在 Hot Chips 34 上详细介绍了英特尔 Meteor Lake、Arrow Lake 和 Lunar Lake 等下一代 CPU，表示它们将使用先进的 Foveros 3D 封装技术，并澄清了近期有关其计划用于多芯片 / 多 IP 设计的工艺节点的一些不实传闻。ni8ednc

首先，最近有传言称，由于英特尔的 GPU tile/chiplet 从台积电 3nm 节点切换到 5nm 节点，英特尔的 Meteor Lake 将推迟上市。尽管英特尔仍未分享有关它将用于 GPU 的特定节点的信息，但公司代表表示，GPU 块的计划节点没有改变，处理器有望在 2023 年按时发布。值得注意的是，英特尔将只生产用于构建其 Meteor Lake 芯片的四种瓷砖中的一种——台积电将生产另外三种。业内消息人士指出，GPU tile 是 TSMC N5 (5nm)。ni8ednc

ni8ednc

第一张图片是英特尔分享的 Meteor Lake 处理器的新图表。英特尔表示该图是一款移动处理器，将投放市场，具有六个性能核心和两个效率核心集群。英特尔尚未证实，但这些被认为分别具有 Redwood Cove 和 Crestmont 架构。Meteor Lake 和 Arrow Lake 芯片将扩展以满足移动和台式 PC 市场的需求，而 Lunar Lake 将服务于移动 15W 及以下市场。 ni8ednc

ni8ednc

封装和互连的进步正在迅速改变现代处理器的面貌。两者现在都与底层工艺节点技术一样重要——并且可以说在某些方面更重要。ni8ednc

ni8ednc

英特尔的介绍都集中在其 3D Foveros 封装技术上，它将是Meteor Lake、Arrow Lake 和 Lunar Lake 处理器的基础技术。这项技术允许英特尔将小芯片垂直堆叠在一个具有 Foveros 互连的统一基础芯片上。英特尔还将 Foveros 用于其Ponte Vecchio和Rialto Bridge GPU 以及 Agilex FPGA，因此这是该公司若干下一代产品的基础技术。ni8ednc

在 Arrow Lake 之后，英特尔将过渡到新的UCIe 互连，从而利用正在形成的使用标准化接口的小芯片生态系统。ni8ednc

英特尔透露，它将把四个 Meteor Lake 小芯片（英特尔用语称为“瓦片”）放置在无源 Foveros 中介层/基础瓦片的顶部。小芯片和中介层通过 TSV 连接连在一起，中介层没有任何逻辑。Meteor Lake 基础图块不同于 Lakefield 中的基础图块，后者用作某种 SoC。3D Foveros 封装技术还支持有源中介层。英特尔表示，它使用低成本和低功耗优化的 22FFL 工艺（与 Lakefield 相同）制造 Foveros 中介层。英特尔还为其代工服务提供了此节点的更新的“英特尔 16”变体，但尚不清楚英特尔将使用哪个版本的 Meteor Lake 基础磁贴。ni8ednc

英特尔将安装使用英特尔 4 进程的计算块、I/O 块、SoC 块和图形块 ( tGPU ) 到此中介层之上。所有这些单元都是英特尔设计并采用英特尔架构，但外部代工厂台积电将制造 I/O、SoC 和 GPU 块。这意味着英特尔将只生产 CPU 和 Foveros 模块。业内人士告诉我们，I/O die 和 SoC 是在 TSMC N6 上制造的，而 tGPU 使用的是 TSMC N5。（值得注意的是，英特尔将 I/O tile 称为“I/O 扩展器”，因此称为 IOE。）ni8ednc

Foveros 使用 36 微米的凸块间距（互连密度的关键测量值），这是对 Lakefield 使用的 55 微米凸块间距的改进。Foveros 路线图包括具有未来设计的 25 和 18 微米间距。未来，英特尔表示，理论上它甚至可以使用混合键合互连 (HBI) 来达到 1 微米的凸块间距。 ni8ednc

ni8ednc

成本一直是3D 封装最重要的问题之一，而 Foveros 将是英特尔凭借其领先的封装技术首次涉足大批量制造。然而，英特尔表示，采用 3D Foveros 封装生产的芯片与标准单片（单芯片）芯片设计相比具有极强的价格竞争力——在某些情况下甚至可能更便宜。 ni8ednc

英特尔Foveros 芯片是 Meteor Lake 封装中最便宜的芯片。英特尔尚未共享 Foveros 互连/基础块的速度，但表示这些接口可以在无源配置中以“多 GHz”运行（该声明还严重暗示英特尔已经在开发中的插入器的有源版本）。因此，Foveros 不会产生任何带宽或延迟限制。英特尔还希望该设计在性能和成本方面都能很好地扩展。ni8ednc

由于产量问题，随着行业向更小的节点发展，尤其是单片设计，每个晶体管的前沿节点成本正呈指数级增长。此外，为较小的节点设计新的 IP 模块（如 I/O 接口）并不能为投资带来太多回报。因此，在“足够好”的遗留节点上重新使用非关键切片/小芯片可以节省时间、成本和开发资源，更不用说简化测试过程了。ni8ednc

对于单片芯片，英特尔必须连续测试不同的芯片元素，例如内存或 PCIe 接口，这可能是一个耗时的过程。相比之下，英特尔可以同时测试小芯片以节省时间。Foveros 在为特定 TDP 范围设计芯片方面也具有优势，因为可以根据设计需要定制不同的小芯片。ni8ednc