广告

数字IC设计工程师笔试面试题(二)

2021-07-12 阅读:
查找表的原理与结构?IC设计前端到后端的流程和EDA工具?IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?

1、查找表的原理与结构?tSnednc

查找表(look-up-table)简称为LUT,LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有 4位地址线的16x1的RAM。tSnednc

当用户通过原理图或HDL语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可tSnednc

2、IC设计前端到后端的流程和EDA工具?tSnednc

设计前端也称逻辑设计,后端设计也称物理设计,两者并没有严格的界限,一般涉及到与工艺有关的设计就是后端设计。tSnednc

  1. 规格制定:客户向芯片设计公司提出设计要求。
  2. 详细设计:芯片设计公司(Fabless)根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能。目前架构的验证一般基于systemC语言,对价后模型的仿真可以使用systemC的仿真工具。例如:CoCentric和Visual Elite等。
  3. HDL编码:设计输入工具:ultra ,visual VHDL等
  4. 仿真验证:modelsim
  5. 逻辑综合:synplify
  6. 静态时序分析:synopsys的Prime Time
  7. 形式验证:Synopsys的Formality.

3、IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?tSnednc

所谓寄生效应就是那些溜进你的PCB并在电路中大施破坏、令人头痛、原因不明的小故障。它们就是渗入高速电路中隐藏的寄生电容和寄生电感。tSnednc

其中包括由封装引脚和印制线过长形成的寄生电感;焊盘到地、焊盘到电源平面和焊盘到印制线之间形成的寄生电容;通孔之间的相互影响,以及许多其它可能的寄生效应。tSnednc

理想状态下,导线是没有电阻,电容和电感的。而在实际中,导线用到了金属铜,它有一定的电阻率,如果导线足够长,积累的电阻也相当可观。两条平行的导线,如果互相之间有电压差异,就相当于形成了一个平行板电容器(你想象一下)。通电的导线周围会形成磁场(特别是电流变化时),磁场会产生感生电场,会对电子的 移动产生影响,可以说每条实际的导线包括元器件的管脚都会产生感生电动势,这也就是寄生电感。tSnednc

在直流或者低频情况下,这种寄生效应看不太出来。而在交流特别是高频交流条件下,影响就非常巨大了。根据复阻抗公式,电容、电感会在交流情况下会对电流的移动产生巨大阻碍,也就可以折算成阻抗。这种寄生效应很难克服,也难摸到。只能通过优化线路,尽量使用管脚短的SMT元器件来减少其影响,要完全消除是不可能的。tSnednc

4、用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?tSnednc

carryout=carryin*current-stage;与门tSnednc

next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)tSnednc

module(clk,current-stage,carryin,next-stage,carryout);tSnednc

inputclk, current-stage,carryin;tSnednc

outputnext-stage,carryout;tSnednc

always@(posedgeclk)tSnednc

carryout<=carryin¤t-stage;tSnednc

nextstage<=tSnednc

5、设计一个自动饮料售卖机,饮料10分钱,硬币有5分和10分两种,并考虑找零tSnednc

  1. 画出fsm(有限状态机)
  2. 用verilog编程,语法要符合FPGA设计的要求
  3. 设计工程中可使用的工具及设计大致过程?

设计过程:tSnednc

  1. 首先确定输入输出,A=1表示投入10分,B=1表示投入5分,Y=1表示弹出饮料,Z=1表示找零。
  2. 确定电路的状态,S0表示没有进行投币,S1表示已经有5分硬币。
  3. 画出状态转移图。

tSnednc

扩展:设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后给出饮料;投入两元硬币时给出饮料并找回五角。tSnednc

  1. 确定输入输出,投入一元硬币A=1,投入五角硬币B=1,给出饮料Y=1,找回五角Z=1;
  2. 确定电路的状态数,投币前初始状态为S0,投入五角硬币为S1,投入一元硬币为S2。画出转该转移图,根据状态转移图可以写成Verilog代码。

6、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?tSnednc

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑门. 同时在输出端口应加一个上拉电阻。oc门就是集电极开路门。od门是漏极开路门。tSnednc

7、什么是竞争与冒险现象?怎样判断?如何消除?tSnednc

在组合电路中,某一输入变量经过不同途径传输后,到达电路中某一汇合点的时间有先有后,这种现象称竞争;由于竞争而使电路输出发生瞬时错误的现象叫做冒险。(也就是由于竞争产生的毛刺叫做冒险)。tSnednc

判断方法:代数法(如果布尔式中有相反的信号则可能产生竞争和冒险现象);卡诺图:有两个相切的卡诺圈并且相切处没有被其他卡诺圈包围,就有可能出现竞争冒险;实验法:示波器观测;tSnednc

解决方法:1:加滤波电容,消除毛刺的影响;2:加选通信号,避开毛刺;3:增加冗余项消除逻辑冒险。tSnednc

门电路两个输入信号同时向相反的逻辑电平跳变称为竞争;tSnednc

由于竞争而在电路的输出端可能产生尖峰脉冲的现象称为竞争冒险。tSnednc

如果逻辑函数在一定条件下可以化简成Y=A+A’或Y=AA’则可以判断存在竞争冒险现象(只是一个变量变化的情况)。tSnednc

消除方法,接入滤波电容,引入选通脉冲,增加冗余逻辑。tSnednc

8、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?tSnednc

常用逻辑电平:TTL、CMOS、LVTTL、LVCMOS、ECL(Emitter Coupled Logic)、PECL(Pseudo/Positive Emitter Coupled Logic)、LVDS(Low Voltage Differential Signaling)、GTL(Gunning Transceiver Logic)、BTL(Backplane Transceiver Logic)、ETL(enhanced transceiver logic)、GTLP(Gunning Transceiver Logic Plus);RS232、RS422、RS485(12V,5V,3.3V);tSnednc

也有一种答案是:常用逻辑电平:12V,5V,3.3V。tSnednc

TTL和CMOS 不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到 CMOS需要在输出端口加一上拉电阻接到5V或者12V。tSnednc

用CMOS可直接驱动TTL;加上拉电阻后,TTL可驱动CMOS.tSnednc

上拉电阻用途:tSnednc

  1. 当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
  2. OC门电路必须加上拉电阻,以提高输出的高电平值。
  3. 为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
  4. 在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
  5. 芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
  6. 提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
  7. 长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:tSnednc

  1. 从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
  2. 从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
  3. 对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。

OC门电路必须加上拉电阻,以提高输出的高电平值。tSnednc

OC门电路要输出“1”时才需要加上拉电阻不加根本就没有高电平tSnednc

在有时我们用OC门作驱动(例如控制一个 LED)灌电流工作时就可以不加上拉电阻tSnednc

总之加上拉电阻能够提高驱动能力。tSnednc

9、IC设计中同步复位与异步复位的区别?tSnednc

同步复位在时钟沿变化时,完成复位动作。异步复位不管时钟,只要复位信号满足条件,就完成复位动作。异步复位对复位信号要求比较高,不能有毛刺,如果其与时钟关系不确定,也可能出现亚稳态。tSnednc

10、MOORE 与 MEELEY状态机的特征?tSnednc

Moore 状态机的输出仅与当前状态值有关, 且只在时钟边沿到来时才会有状态变化。tSnednc

Mealy 状态机的输出不仅与当前状态值有关, 而且与当前输入值有关。tSnednc

11、多时域设计中,如何处理信号跨时域?tSnednc

不同的时钟域之间信号通信时需要进行同步处理,这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响。tSnednc

信号跨时钟域同步:当单个信号跨时钟域时,可以采用两级触发器来同步;数据或地址总线跨时钟域时可以采用异步FIFO来实现时钟同步;第三种方法就是采用握手信号。tSnednc

12、说说静态、动态时序模拟的优缺点?tSnednc

静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径, 计算信号在这些路径上的传播延时,检查信号的建立和保持时间是否满足时序要求,通过对最大路径延时和最小路径延时的分析,找出违背时序约束的错误。tSnednc

它不需要输入向量就能穷尽所有的路径,且运行速度很快、占用内存较少,不仅可以对芯片设计进行全面的时序功能检查,而且还可利用时序分析的结果来优化设计,因此 静态时序分析已经越来越多地被用到数字集成电路设计的验证中。tSnednc

动态时序模拟就是通常的仿真,因为不可能产生完备的测试向量,覆盖门级网表中的每一条路径。因此在动态时序分析中,无法暴露一些路径上可能存在的时序问题。tSnednc

13、一个四级的Mux,其中第二级信号为关键信号如何改善timing.?tSnednc

关键:将第二级信号放到最后输出一级输出,同时注意修改片选信号,保证其优先级未被修改。(为什么?)tSnednc

14、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入, 使得输出依赖于关键路径?tSnednc

关键路径就是输入到输出延时最大的路径,找到了关键路径便能求得最大时钟频率。tSnednc

15、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?tSnednc

和载流子有关,P管是空穴导电,N管是电子导电,电子的迁移率大于空穴,同样的电场下,N管的电流大于P管,因此要增大P管的宽长比,使之对称,这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电放电的时间相等。tSnednc

16、用mos管搭出一个二输入与非门?tSnednc

<数字电子技术基础(第五版)> 92页tSnednc

与非门:上并下串 或非门:上串下并tSnednc

17、画出NOT,NAND,NOR的符号,真值表,还有transistor level(晶体管级)的电路?tSnednc

<数字电子技术基础(第五版)> 117页—134页tSnednc

18、画出CMOS的图,画出tow-to-one muxgate.?tSnednc

Y=SA+S’B 利用与非门和反相器,进行变换后Y=((SA)’*(S’A)’)’,三个与非门,一个反相器。也可以用传输门来实现数据选择器或者是异或门。tSnednc

19、用一个二选一mux和一个inv实现异或?tSnednc

其中:B连接的是地址输入端,A和A非连接的是数据选择端,F对应的的是输出端,使能端固定接地置零(没有画出来)。tSnednc

Y=BA’+B’AtSnednc

利用4选1实现F(x,y,z)=xz+yz' tSnednc

F(x,y,z)=xyz+xy’z+xyz'+x’yz’=x’y’0+x’yz’+xy’z+xy1tSnednc

Y=A’B’D0+A’BD1+AB’D2+ABD3tSnednc

所以D0=0,D1=z’,D2=z,D3=1tSnednc

20、画出CMOS电路的晶体管级电路图,实现Y=A*B+C(D+E).?tSnednc

画出Y=A*B+C的CMOS电路图,画出Y=A*B+C*D的CMOS电路图。tSnednc

利用与非门和或非门实现tSnednc

Y=A*B+C(D+E)=((AB’)(CD)’(CE)’)’ 三个两输入与非门,一个三输入与非门tSnednc

Y=A*B+C=((AB)’C’) 一个反相器,两个两输入与非门tSnednc

Y=A*B+C*D=((AB)’(CD)’)’ 三个两输入与非门tSnednc

相关阅读:笔试面试精选题

数字IC设计工程师笔试面试题(一)tSnednc

数字IC设计工程师笔试面试题(二)tSnednc

数字IC设计工程师笔试面试题(三)tSnednc

数字IC设计工程师笔试面试题(四)tSnednc

数字IC设计工程师笔试面试题(五)tSnednc

(来源:微信公众号IC修真院)tSnednc

责编:DemitSnednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 数字IC设计专业求职攻略:最全知识点整理及面试经验 秋招在即,很多IC公司,例如联发科、乐鑫、小米、OPPO等都已经开启了提前批的招聘,乐鑫甚至已经完成笔试,安排面试了,很多同学也参加了这个批次的招聘。因此很多网友都在关注笔试、面试、简历等问题。针对这类问题,今天再总结一篇丰富的求职攻略……
  • 数字IC设计工程师笔试面试题(五) 设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱数。 
  • 数字IC设计工程师笔试面试题(四) 给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q(Tco),还有 clock的delay,写出决定最大时钟的因素,同时给出表达式。
  • 数字IC设计工程师笔试面试题(三) 用与非门等设计全加法器?A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0 多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制?(与非-与非形式)
  • 环境与温度对控制电路、供配电开关设备等实际电路有什 无论是手机电路、电视机电路,数据交换以及控制电路,还有供配电开关设备和控制设备内部的电路,温度和环境条件对这些实际电路的影响都很大。
  • 新冠疫情加速工程师选择退休 2021年这几个月以来,美国疫情趋缓使得相关限制稍有放松,让劳工得以恢复到办公室上班。但有数据指出,约有210万美国劳工在疫情期间选择退休,该人数是2019年的将近一倍。这可能衍生的另一个问题是:对刚加入职场的新手工程师来说,是否也意味着无法向这些经验丰富的战后婴儿潮前辈们学习更多工程知识?
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了