广告

数字IC设计工程师笔试面试题(三)

2021-07-13 14:49:25 阅读:
用与非门等设计全加法器?A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0 多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制?(与非-与非形式)

1、用与非门等设计全加法器?SzWednc

《数字电子技术基础》192页。SzWednc

通过摩根定律化成用与非门实现。SzWednc

2、A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0 多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制?(与非-与非形式)SzWednc

先画出卡诺图来化简,化成与或形式,再两次取反便可。SzWednc

3、画出一种CMOS的D锁存器的电路图和版图?SzWednc

4、LATCH和DFF的概念和区别?SzWednc

5、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的?SzWednc

latch是电平触发,register是边沿触发,register在同一时钟边沿触发下动作,符合同步电路的设计思想,而latch则属于异步电路设计,往往会导致时序分析困难,不适当的应用latch则会大量浪费芯片资源。SzWednc

6、用D触发器做个二分频的电路?画出逻辑电路?SzWednc

SzWednc

现实工程设计中一般不采用这样的方式来设计,二分频一般通过DCM来实现。通过DCM得到的分频信号没有相位差。SzWednc

7、什么是状态图?SzWednc

状态图是以几何图形的方式来描述时序逻辑电路的状态转移规律以及输出与输入的关系。SzWednc

8、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?SzWednc

SzWednc

9、你所知道的可编程逻辑器件有哪些?SzWednc

PAL,PLA,GAL,CPLD,FPGASzWednc

10、用Verilog或VHDL写一段代码,实现消除一个glitch(毛刺)?SzWednc

将传输过来的信号经过两级触发器就可以消除毛刺。(这是我自己采用的方式:这种方式消除毛刺是需要满足一定条件的,并不能保证一定可以消除)SzWednc

SzWednc

11、SRAM,FALSHMEMORY,DRAM,SSRAM及SDRAM的区别?SzWednc

SRAM:静态随机存储器,存取速度快,但容量小,掉电后数据会丢失,不像DRAM 需要不停的REFRESH,制造成本较高,通常用来作为快取(CACHE) 记忆体使用。SzWednc

FLASH:闪存,存取速度慢,容量大,掉电后数据不会丢失SzWednc

DRAM:动态随机存储器,必须不断的重新的加强(REFRESHED) 电位差量,否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比SRAM便宜,但访问速度较慢,耗电量较大,常用作计算机的内存使用。SzWednc

SSRAM:即同步静态随机存取存储器。对于SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。SzWednc

SDRAM:即同步动态随机存取存储器。SzWednc

12、有四种复用方式,频分多路复用,写出另外三种?SzWednc

四种复用方式:频分多路复用(FDMA),时分多路复用(TDMA),码分多路复用(CDMA),波分多路复用(WDMA)。SzWednc

13、ASIC设计流程中什么时候修正Setup time violation 和Hold time violation?如何修正?SzWednc

解释setup和hold time violation,画图说明,并说明解决办法。SzWednc

14、给出一个组合逻辑电路,要求分析逻辑功能。SzWednc

所谓组合逻辑电路的分析,就是找出给定逻辑电路输出和输入之间的关系,并指出电路的逻辑功能。SzWednc

分析过程一般按下列步骤进行:SzWednc

1:根据给定的逻辑电路,从输入端开始,逐级推导出输出端的逻辑函数表达式。SzWednc

2:根据输出函数表达式列出真值表;SzWednc

3:用文字概括处电路的逻辑功能;SzWednc

15、如何防止亚稳态?SzWednc

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。SzWednc

在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。SzWednc

解决方法:SzWednc

1 降低系统时钟频率SzWednc

2 用反应更快的FFSzWednc

3 引入同步机制,防止亚稳态传播(可以采用前面说的加两级触发器)。SzWednc

4 改善时钟质量,用边沿变化快速的时钟信号SzWednc

16、基尔霍夫定理的内容SzWednc

基尔霍夫定律包括电流定律和电压定律:SzWednc

电流定律:在集总电路中,在任一瞬时,流向某一结点的电流之和恒等于由该结点流出的电流之和。SzWednc

电压定律:在集总电路中,在任一瞬间,沿电路中的任一回路绕行一周,在该回路上电动势之和恒等于各电阻上的电压降之和。SzWednc

17、描述反馈电路的概念,列举他们的应用。SzWednc

反馈,就是在电路系统中,把输出回路中的电量(电压或电流)输入到输入回路中去。SzWednc

反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。SzWednc

负反馈的优点:降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用。SzWednc

电压负反馈的特点:电路的输出电压趋向于维持恒定。SzWednc

电流负反馈的特点:电路的输出电流趋向于维持恒定。SzWednc

18、有源滤波器和无源滤波器的区别SzWednc

无源滤波器:这种电路主要有无源元件R、L和C组成SzWednc

有源滤波器:集成运放和R、C组成,具有不用电感、体积小、重量轻等优点。SzWednc

集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限,所以目前的有源滤波电路的工作频率难以做得很高。SzWednc

19、给了reg的setup,hold时间,求中间组合逻辑的delay范围。SzWednc

Tdelay < Tperiod - Tsetup – TholdSzWednc

Tperiod > Tsetup + Thold +Tdelay (用来计算最高时钟频率)SzWednc

Tco= Tsetup + Thold 即触发器的传输延时SzWednc

20、时钟周期为T,触发器D1的寄存器到输出时间(触发器延时Tco)最大为T1max,最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问,触发器D2的建立时间T3和保持时间应满足什么条件。SzWednc

T3setup>T+T2max 时钟沿到来之前数据稳定的时间(越大越好),一个时钟周期T加上最大的逻辑延时。SzWednc

T3hold>T1min+T2min 时钟沿到来之后数据保持的最短时间,一定要大于最小的延时也就是T1min+T2minSzWednc

相关阅读:笔试面试精选题

数字IC设计工程师笔试面试题(一)SzWednc

数字IC设计工程师笔试面试题(二)SzWednc

数字IC设计工程师笔试面试题(三)SzWednc

数字IC设计工程师笔试面试题(四)SzWednc

数字IC设计工程师笔试面试题(五)SzWednc

(来源:微信公众号IC修真院)SzWednc

责编:DemiSzWednc

  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 理工类专业的薪酬更高,前三名为机械工程、材料科学与工 高考刚结束,志愿填报成了考生及家长当下关注的焦点。某人力机构发布的《2022年大学生就业前景研判及高考志愿填报攻略》显示2021届应届大学生整体就业形势、不同院校及专业毕业后的薪酬情况,数据显示双一流院校毕业生具备更强的就业竞争力,首份工作月薪上也领跑。
  • 台积电、联电校招万人,业内人士:行业薪资达十年来最高水 近日,台积电、联电开启了校招活动,其中,台积电预计招募超过8000名新员工、联电预计招募 2000 名人才,硕士毕业工程师平均年薪上看200万新台币,约合人民币45万元。晶圆厂们大手笔扩招源于晶圆厂们2021年的“疯狂”扩产。
  • 研发转至FAE(现场应用工程师),是否远离技术了?有前途吗? 前几日,EDN小编在浏览知乎的时候,发现了一个有趣的话题《FAE有什么发展前景吗?》,被浏览次数接近九万次。小编总结了一下题主的提问:FAE是否远离技术了?未来是否有发展前景?
  • 2021最受欢迎技术文章排行TOP 10:小知识 在过去的2021年里,是哪些文章吸引了大家的关注点赞转发三连呢?EDN小编从几个热门类别中,选出最热门的几篇技术文章分享给大家。
  • 种下硅林的泰克,更期待创造未来 有人说,如果你在硅林有一份高科技工作,那么你可以能要感谢泰克。
  • 通信行业为何频繁加班?套路到底有多深? 网上关于加班的新闻越来越多。人们对于加班现象的声讨,也越来越激烈。既然国家现在提倡合法用工,拒绝强制加班,那么,问题来了——我们通信行业是否也会减少加班呢?通信行业,为什么会有这么多加班?都是合理合法的吗?面对加班,通信人又有哪些常见套路?
  • 硬件工程师应记住的10大软件技巧 嵌入式系统设计不仅需要了解硬件,还需了解软件是如何影响硬件并与硬件进行交互的。设计硬件所需的范式可能与设计软件完全相反。当从硬件设计转向包含软件的设计时,硬件工程师应牢记以下十个技巧。
  • 数字IC设计专业求职攻略:最全知识点整理及面试经验 秋招在即,很多IC公司,例如联发科、乐鑫、小米、OPPO等都已经开启了提前批的招聘,乐鑫甚至已经完成笔试,安排面试了,很多同学也参加了这个批次的招聘。因此很多网友都在关注笔试、面试、简历等问题。针对这类问题,今天再总结一篇丰富的求职攻略……
  • 数字IC设计工程师笔试面试题(五) 设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱数。 
  • 数字IC设计工程师笔试面试题(四) 给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q(Tco),还有 clock的delay,写出决定最大时钟的因素,同时给出表达式。
  • 环境与温度对控制电路、供配电开关设备等实际电路有什 无论是手机电路、电视机电路,数据交换以及控制电路,还有供配电开关设备和控制设备内部的电路,温度和环境条件对这些实际电路的影响都很大。
  • 新冠疫情加速工程师选择退休 2021年这几个月以来,美国疫情趋缓使得相关限制稍有放松,让劳工得以恢复到办公室上班。但有数据指出,约有210万美国劳工在疫情期间选择退休,该人数是2019年的将近一倍。这可能衍生的另一个问题是:对刚加入职场的新手工程师来说,是否也意味着无法向这些经验丰富的战后婴儿潮前辈们学习更多工程知识?
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了