广告

能够实现单颗粒16GB DDR4的SIP技术

2021-09-27 高速先生 阅读:
随着DDR技术的进步,容量16GB的DDR4内存条已是随处可见,但是你见过16GB的DDR4颗粒吗?目前主流的单颗粒容量是1GB或者2GB,那16GB容量的 DDR4颗粒是怎么做到的呢?今天我们来聊聊能够实现单颗粒16GB DDR4的SIP技术。
 
 

公众号:高速先生jvNednc

作者:陈亮jvNednc

随着DDR技术的进步,容量16GB的DDR4内存条已是随处可见,但是你见过16GB的DDR4颗粒吗?目前主流的单颗粒容量是1GB或者2GB,那16GB容量的 DDR4颗粒是怎么做到的呢?今天我们来聊聊能够实现单颗粒16GB DDR4的SIP技术。jvNednc

SIP是System in Package(系统级封装)的简写,是指在单个封装内集成多个有源芯片、无源器件或者MEMS器件、光学器件等,完成一定系统功能的高密度集成技术。基于现有成熟的芯片,将不同功能的裸芯片集成在一块封装基板上,形成一个小型系统。相比SOC(系统级芯片),设计变得更更加灵活、开发周期短、开发成本低、良率也相对更高。
 jvNednc

通过将9个16Gb 的裸die在封装基板上进行堆叠,就突破二维空间的局限,使单位面积的集成度获得几倍的提升,相当于将一根内存条塞进了一个颗粒封装。容量16GB的DDR4颗粒就这样诞生了。想知道封装中die是怎么堆叠的吗? 前方高能预警,请系好安全带!
 jvNednc

SIP内部接合技术可以是单纯的键合线(WireBond),亦可使用覆晶接合(FlipChip),二者同时使用也没有问题。除此之外还有一种硅通孔的连接方式。
 jvNednc

FlipChip:是在I/O pad上沉积锡铅球,然后将芯片翻转加热利用熔融的锡铅球与基板相结合,所以这种封装方式也被称为倒装。FlipChip具有更优越的电学性能和热学性能,以及更高I/O引脚。所以类似FPGA等I/O pad数量多的die,基本是使用FlipChip作为接合方式。下图是有4790个pad的FPGA die,使用FlipChip键合工艺的示意图:jvNednc

WireBond:是指用导线完成die与封装基板连接的一种方式。具有工艺成熟,生产成本低,设计灵活等特点。能让die突破封装基板面积限制,实现芯片的多层堆叠。下面介绍几种用WireBond 作为连接方式的芯片堆叠方案。
 jvNednc

2D平面堆叠封装示意图:jvNednc

jvNednc

3D垂直堆叠封装示意图:jvNednc

jvNednc

3D交错堆叠封装示意图:    jvNednc

jvNednc

Wire Bond的SIP实例:jvNednc

jvNednc

SIP不仅能实现超高容量的DDR颗粒,也可以实现高速芯片的系统集成,但由于bonding线呈感性,相当于一段阻抗不连续的线,且不同堆叠方式下的bonding线差异较大。导致常规设计的bonding线性能将难以满足高速信号传输。针对高速信号的bonding线,我们可以对金线进行准确的建模仿真来评估金线性能,并提出针对性的优化方案,使bonding线性能满足高速传输要求。也可以进行PCB+Package全链路的无源/有源仿真。
 jvNednc

同时电源和GND也是通过bonding线导通,需要考虑bonding线对DC压降和PND阻抗不利影响。可以通过封装级电源仿真来评估压降和噪声,并提供优化方案以满足电源性能要求。也可以将PCB+Package+die联合仿真,模拟系统级的电源性能。
 jvNednc

以上几种die的堆叠方式均来自于SIP设计仿真实例。另外不同键合方式、不同规格的die也是可以进行堆叠的。需要根据die的种类,尺寸大小,PIN脚分布,键合方式,封装层叠等因素具体评估。篇幅有限这里就不一一列举,如果大家感兴趣,后续小陈再和大家分享一些SIP实例。jvNednc

-end-jvNednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
文章来源及版权属于高速先生,EDN电子技术设计仅作转载分享,对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。如有不适,请联系Demi.xia@aspencore.com
高速先生
浅显易懂的高速电路设计掌上图书馆。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • 天玑9000性能剖析:顺便跟iPhone芯片比比 在这个时间节点下,联发科要在手机芯片方面持续保持增长,并进入更多用户主流视野的关键,应当是抓住机会顺势塑造更高端的品牌形象,并逐步吞噬原本是其弱项的高端手机市场。这一点其实并不容易做到。天玑9000是这一历史背景下的产品,联发科对其应当是寄予了相当的厚望的。这从本次联发科在发布会上几名高层的发言;以及针对天玑9000的某些硬件模块做了重新设计,和率先采用台积电4nm工艺都能看得出来……
  • 联发科面对全球发布天玑9000,预告Wi-Fi 7技术 今天,联发科召开了全球发布会,正式宣布联发科下一代旗舰处理器——天玑9000,同时揭开了天玑9000的细节参数。此外,联发科今天也预告将会在CES2022上演示下一代Wi-Fi网络技术——Wi-Fi 7。联发科首席执行官蔡力行称联发科2021年在研发上投入了33亿美元……
  • 德州仪器(TI)将于明年开始建造新的12英寸半导体晶圆制 对长期产能的投资将进一步提升公司的成本优势并加强对供应链的控制能力
  • 加速特征相关(FD)干法刻蚀的工艺发展 SEMulator3D中可视刻蚀特征提供了一种模拟与现实刻蚀腔室接近的刻蚀速率的方法
  • 中芯国际高层地震,董事会再无台积电背景董事 昨日晚间(11月11日),中芯国际发布了2021年第三季度业绩报告。此外,中芯国际还发布了一则人事变动公告,引起外界广泛关注。蒋尚义、梁孟松、杨光磊辞任相关职务后,中芯国际董事会中再无台积电背景董事。
  • 明年上线96核,AMD公布Zen 4路线图 昨日凌晨, AMD CEO苏姿丰在AMD加速数据中心活动(Accelerated Data Center)上正式公布了两款Zen 4架构EPYC处理器:96核的Genoa,以及128核的Bergamo。
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了