广告

明明设计的是高带宽,差点给我加工成开路?

2022-09-09 高速先生 阅读:
高速先生正在研究一些适合112G的超高宽带传输的设计,PCB设计完加工回来后,高速先生立马投入到了紧张的测试中……

作为我们高速先生的主业就是SI,其实一直以来我们都很关心设计和加工出来的差异,尤其对于高速信号来说,高速先生只有在加工误差比较小的情况下,才能去很好的完成一些仿真和测试的拟合。刚好高速先生正在研究一些适合112G的超高宽带传输的设计,PCB设计完加工回来后,高速先生立马投入到了紧张的测试中……DpUednc

当我们测试到一对带1.85同轴连接器的内层走线时,测出了让我们意想不到的结果。设计就是一对差分线,我们主要是看看一款高速板材的损耗和加上同轴连接器后,链路的带宽和线性度能去到多高频率。DpUednc

DpUednc

我们首先关注下同轴连接器位置的阻抗和差分线的阻抗,第一反应,感觉还是不错的,尤其是走线,整个链路的阻抗都在±5%以内,虽然不能算特别优秀,但是心理至少能接受的那种。DpUednc

DpUednc

然而当我们测到插损曲线的时候,整个人都不好了,这啥啊这,居然平平无奇的一对差分走线会有那么大的谐振点,在28GHz的位置就和开路没什么两样啦!DpUednc

DpUednc

于是我们首先怀疑的是设计,看看是不是在PCB设计上犯了一些很低级的错误,结果查了设计文件,压根就没问题嘛,线宽线距,等长都没问题啊!DpUednc

DpUednc

这就奇怪了,一开始高速先生是怀疑是不是漏了背钻,因此毕竟是3mm的板子,我们这对差分线走到了很靠上的层,但是从差分的TDR阻抗就已经排除了我们的想法,因为全链路上都没有一些很低的阻抗点,如果是漏背钻的话,肯定会在阻抗上看出问题的!DpUednc

DpUednc

那到底是什么问题呢?于是我们把重点放在差分线P和N单端延时差的问题,于是我们把这对差分的P和N分别给一个阶跃信号,来从时域上看看它们的延时到底有没有差别。结果让高速先生大跌眼镜,P和N之间的延时差居然有0.17?不对,1.7?也不对,是17.5ps!!!DpUednc

DpUednc

如果你对ps这个单位没什么概念的话,高速先生转成mil你就知道有多夸张了,就是大概100mil的长度差,也就是说,设计上是完全等长的两根线,加工出来居然有100mil的长度差,最关键的是走线长度还不到3inch。DpUednc

DpUednc

通过上面的测试和分析,其实高速先生大概率想到了是玻纤效应影响造成的,具体什么是玻纤效应,就不在这里展开了,可以翻看之前很多期的文章都有提到哈。于是我们把板子拿到板厂做了下切片,以便更好的和我们的预想贴合。不一会,切片图就出来了,果然,就是这个问题了。DpUednc

DpUednc

可能有部分的粉丝没看过PCB切片图,其实就是在和走线垂直的剖面切开,用高倍显微镜来看切面的画面。就像本文的这张切片图一样,可以看到差分走线刚好一根走在了玻纤的交叠区域(右),另外一根走线窗口处(左),而且不知道算是多大分之一概率的机会,上下都各有两张pp(core也是两张pp组成),而且pp也还是扁平布的情况下,依然无法阻挡差分的P和N处于比较一致的状态。另外只要是知道了玻璃布和胶的介电常数差异,你就会明白这种情况有多严重了。DpUednc

DpUednc

要不就这样结尾了,高速先生已经哭倒在实验室了。。。DpUednc

责编:Admin
文章来源及版权属于高速先生,EDN电子技术设计仅作转载分享,对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。如有疑问,请联系Demi.xia@aspencore.com
高速先生
浅显易懂的高速电路设计掌上图书馆。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
广告
热门推荐
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了